Xilinx SDAccel開發(fā)環(huán)境通過Khronos一致性測試

21ic訊 賽靈思公司今日宣布，其面向OpenCL™、C和C++ 的SDAccel™ 開發(fā)環(huán)境現(xiàn)已順利通過Khronos OpenCL 1.0標準一致性測試。OpenCL標準為軟件開發(fā)人員提供了一個統(tǒng)一的編程環(huán)境，使其能夠編寫高效且可移植的代碼，從而能夠在賽靈思FPGA上輕松加速各種算法。作為賽靈思SDx™系列的最新成員，SDAccel包含一個面向OpenCL、C和C++語言的架構(gòu)最優(yōu)化編譯器，且實踐證明SDAccel相對于CPU或GPU將單位功耗性能提高達25倍，性能和資源利用率更是其他FPGA解決方案的3倍。

SDAccel開發(fā)環(huán)境結(jié)合了業(yè)界首款支持OpenCL、C和C++的架構(gòu)最優(yōu)化編譯器與多種庫、開發(fā)板，更為FPGA帶來完全類似CPU/GPU的開發(fā)和運行時間體驗。

Khronos 組織總裁兼OpenCL工作組主席Neil Trevett 表示：“看到賽靈思對于異構(gòu)系統(tǒng)并行編程OpenCL標準的支持，我們非常興奮。FPGA天然適用于計算密集型算法，在這類算法中，高吞吐量、低時延和低功耗是滿足系統(tǒng)要求的關(guān)鍵?，F(xiàn)在整個OpenCL設(shè)計群體都能夠毫無障礙地獲益于賽靈思FPGA所帶來的優(yōu)勢。”

供貨情況

如需獲取SDAccel功能，敬請聯(lián)系您所在地區(qū)的銷售代表。