當前位置:首頁 > EDA > 電子設計自動化
[導讀]近日, Mentor Graphics公司(納斯達克代碼:MENT)今天宣布,Calibre® nmPlatform已通過TSMC 10nm FinFET V0.9 工藝認證。此外,Mentor® Analog FastSPICE™ 電路驗證平臺已完成了電路級和器件級認證,O

近日, Mentor Graphics公司(納斯達克代碼:MENT)今天宣布,Calibre® nmPlatform已通過TSMC 10nm FinFET V0.9 工藝認證。此外,Mentor® Analog FastSPICE™ 電路驗證平臺已完成了電路級和器件級認證,Olympus-SoC™ 數(shù)字設計平臺正在進行提升,以幫助設計工程師利用 TSMC 10nm FinFET 技術更有效地驗證和優(yōu)化其設計。10nm V1.0 工藝的認證預計在 2015 年第 4 季度完成。

Mentor Graphics 聯(lián)合 TSMC 為雙方客戶采用的 10nm FinFET 技術新增了一系列新功能,其中包括先進工藝的雙重曝光、DRC檢查、TSMC 全著色電路布局方法具體化,以及使用 Calibre nmDRC™ 和 Calibre RealTime 產(chǎn)品提高電路布局生產(chǎn)效率。為提升 FinFET 器件和多重曝光布局的電路仿真,我們在 Calibre xACT™ 中導入了新的寄生電路參數(shù)抽取模型,并對 Calibre nmLVS™ 的器件參數(shù)抽取進行優(yōu)化。針對 10nm 級的可靠性要求,Calibre PERC™ 已增加 P2P 電阻和電流密度 (CD) 檢查,有助于理清電氣故障的根源。對于可制造性,Mentor Graphics 針對 Calibre YieldEnhancer 的 SmartFill 功能進行擴展,以期其能達到 TSMC 10nm 的填充要求。

“Mentor Graphics 與 TSMC 一直以來都攜手合作,以確認在先進技術上的挑戰(zhàn)并予以解決,”Mentor Graphics 公司 Design to Silicon 事業(yè)部副總裁兼總經(jīng)理 Joseph Sawicki 說道,“雙方的合作有助于我們共同的客戶準時推出符合規(guī)格的設計并為全球市場提供更具競爭力的產(chǎn)品。”

“我們與 Mentor Graphics 保持長期合作關系,為一代又一代的工藝提供創(chuàng)新性解決方案,”TSMC 設計基礎架構營銷部高級總監(jiān) Suk Lee 說道,“TSMC 與 Mentor Graphics 針對 10nm FinFET 技術的合作有助于雙方客戶充分利用此突破性 3D 晶體管技術的功率、性能和密度優(yōu)勢。”

Analog FastSPICE (AFS™) 平臺(包括 AFS Mega)多種類型的參考電路已通過 TSMC 10nm FinFET 工藝技術SPICE 模擬工具認證方案,而器件級別的認證正在進行中。Analog FastSPICE 平臺為大規(guī)模納米等級模擬、RF、混合信號、內(nèi)存和全定制數(shù)字電路提供了快速而準確的電路驗證。對于嵌入式 SRAM 和其他基于陣列的電路,AFS Mega 可提供精確的模擬結果。

Mentor Graphics 和 TSMC 同時還攜手在 Olympus-SoC 布局和布線平臺上支持10nm 全著色設計方法。Olympus-SoC 改進其功能,以支持 10nm 平面規(guī)劃、布局和布線要求包括多尺寸最小布局單元和跨行約束感知標準單元配置(multi-site and cross-row constraints-aware placement)、通孔1的預著色布線(pre-colored routing for via1)、著色感知最小面積規(guī)則和增量化設計規(guī)則(color-aware min area rules, and incremental design rules),同時還能兼顧到工藝的變異情況。

Mentor Graphics 還對產(chǎn)品進行了調(diào)整以簡化多工藝技術的設計和驗證流程。例如,SmartFill ECO 填充流程可幫助設計工程師應付其最后的設計變更。Calibre 工具的多重曝光功能采用的全新多重曝光圖表簡化技術可減少運行時間和除錯工作。Mentor Graphics 聯(lián)合 TSMC 對 Delta-V 檢查的可用性和速度進行優(yōu)化,使用 Calibre nmDRC 產(chǎn)品和 Calibre RealTime 工具可協(xié)助客戶應付 DRC 和雙重曝光日益復雜的檢查。設計工程師可利用TSMC Sign-off Calibre 產(chǎn)品平臺的Calibre nmDRC 工具,并結合 Calibre RealTime 產(chǎn)品來提升效率并降低整體的 TAT。Mentor Graphics 與 TSMC 持續(xù)合作,確保為雙方客戶提供的 EDA 工具不僅可針對最新的制程技術進行優(yōu)化,而且可為其他最尖端的技術精簡流程。

本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或將催生出更大的獨角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉型技術解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關鍵字: 汽車 人工智能 智能驅動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務連續(xù)性,提升韌性,成...

關鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質量流程IT總裁陶景文發(fā)表了演講。

關鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權最終是由生態(tài)的繁榮決定的。

關鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務引領增長 以科技創(chuàng)新為引領,提升企業(yè)核心競爭力 堅持高質量發(fā)展策略,塑強核心競爭優(yōu)勢...

關鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術學會聯(lián)合牽頭組建的NVI技術創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術創(chuàng)新聯(lián)...

關鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關鍵字: BSP 信息技術
關閉
關閉