聯(lián)電、Cadence合作開發(fā)28納米HPC＋制程認(rèn)證

聯(lián)電昨(6)日宣布，Cadence類比/混合信號(hào)(AMS)芯片設(shè)計(jì)流程已獲得聯(lián)電28納米HPC+制程的認(rèn)證。透過(guò)此認(rèn)證，Cadence和聯(lián)電的共同客戶可以于28納米HPC+制程上利用全新的AMS解決方案，去設(shè)計(jì)汽車、工業(yè)物聯(lián)網(wǎng)(IoT)和人工智能(AI)芯片。

聯(lián)電硅智財(cái)研發(fā)暨設(shè)計(jì)支援處處長(zhǎng)林子惠表示，透過(guò)與Cadence的合作，結(jié)合Cadence AMS流程和聯(lián)電設(shè)計(jì)套件，開發(fā)了一個(gè)全面而獨(dú)特的設(shè)計(jì)流程，為在28納米HPC+制程技術(shù)的芯片設(shè)計(jì)客戶提供可靠與高效的流程。

上述完整的AMS流程是基于聯(lián)電的晶圓設(shè)計(jì)套件(FDK)所設(shè)計(jì)的，其中包括具有高度自動(dòng)化的電路設(shè)計(jì)、布局、簽核和驗(yàn)證流程的一個(gè)實(shí)際示范電路，讓客戶可在28納米的HPC+制程上實(shí)現(xiàn)更無(wú)縫的芯片設(shè)計(jì)。

Cadence AMS流程結(jié)合經(jīng)定制化確認(rèn)的類比/數(shù)位驗(yàn)證平臺(tái)，并支持更廣泛的Cadence智能系統(tǒng)設(shè)計(jì)策略，加速SoC設(shè)計(jì)。AMS流程具有整合標(biāo)準(zhǔn)元件數(shù)位化的功能，適合數(shù)位輔助類比的設(shè)計(jì)，客戶可使用28納米HPC+制程，開發(fā)汽車、工業(yè)物聯(lián)網(wǎng)和AI應(yīng)用。