聯(lián)華電子認(rèn)證Cadence Virtuoso LDE Analyzer適用于其28HPCU制程

楷登電子(美國 Cadence 公司，NASDAQ: CDNS)今日宣布Cadence® Virtuoso® 版圖依賴效應(yīng)(Layout-Dependent Effects, LDE) Analyzer 分析方案通過聯(lián)華電子認(rèn)證，支援其28納米HPCU(High Performance Compact，高效能精簡型)制程技術(shù)。隨著全新UMC 28HPCU LDE套件的推出，聯(lián)華電子的用戶能夠利用Cadence解決方案來減輕定制化/模擬設(shè)計中的LDE，最多可將布局布線后的重復(fù)作業(yè)減少至一半，并將設(shè)計收斂速度加快最多四成。

內(nèi)容提要：

· Cadence解決方案幫助聯(lián)華電子的客戶于定制化/模擬設(shè)計中減輕版圖依賴效應(yīng)

· 使用全新UMC 28HPCU LDE套件最多能夠?qū)⒅貜?fù)作業(yè)減少至一半并將設(shè)計收斂速度加速40%

聯(lián)華電子負(fù)責(zé)IP研發(fā)及設(shè)計支持的資深副總經(jīng)理簡山杰表示：“很高興在我們的28HPCU設(shè)計支持組合中加入Cadence Virtuoso LDE Analyzer。晶體管元件的特性會因使用環(huán)境、設(shè)置和密度而不同，Cadence LDE套件讓我們從事28HPCU設(shè)計的用戶得以將規(guī)劃與預(yù)期結(jié)果之間的差距無縫橋接。如此可為用戶省下設(shè)計流程中的很多環(huán)節(jié)，幫助他們更快從設(shè)計進(jìn)入制造階段。”

聯(lián)華電子與Cadence的合作確保Virtuoso LDE Analyzer具備以下所有能力，且完全適用于28HPCU參考流程：

· LDE感知仿真：幫助設(shè)計人員僅憑部份版圖的LDE建立仿真網(wǎng)表，借此及早偵測LDE影響，無需先通過版圖與電路對比(LVS)或至完全布線完成

· LDE電性限制：在無需完成版圖設(shè)計或運行仿真時，及早偵測因LDE造成的匹配不當(dāng)

· 版圖LDE分析：標(biāo)出設(shè)計假設(shè)與實際版圖之間因LDE產(chǎn)生的顯著晶體管電氣特性差異

· 影響參考：通報LDE分析中發(fā)現(xiàn)的每一個偵測到的違反項目帶來的影響，幫助設(shè)計人員掌握變異的根本原因

· LDE 修正方針：產(chǎn)生并顯示可執(zhí)行的版圖修改，降低LDE對晶體管電氣特性的影響

更多Cadence Virtuoso LDE Analyzer解決方案詳情請見: http://www.cadence.com/products/mfg/litho_electric_analyzer/pages/default.aspx

使用UMC 28HPCU LDE套件，用戶能夠及時采取行動，修正可能存在的設(shè)計問題。例如，設(shè)計人員可從部份版圖中仿真LDE，將LDE對器件性能的影響納入考量。并且也不需執(zhí)行仿真就可檢查器件電氣性的一致性。此外還能夠在布局布線期間設(shè)定 LDE電性匹配約束并一鍵執(zhí)行匹配檢查。最后，設(shè)計人員可及早執(zhí)行根本原因分析，在差異造成仿真失敗前，搶先一步找出并解決差異。

Cadence公司資深副總裁、數(shù)字與簽核、及系統(tǒng)驗證事業(yè)群總經(jīng)理Anirudh Devgan博士說：“我們與聯(lián)華電子攜手合作，幫助用戶降低定制化/模擬設(shè)計中的版圖依賴效應(yīng)，而且已經(jīng)得到雙方共同用戶的肯定。使用Cadence Virtuoso LDE Analyzer的聯(lián)華電子用戶在仿真時不再需要等候一個完整的版圖與電路對比 (LVS-clean)來仿真出LDE，因此能夠大幅提高效率。”