美光、Xilinx展示新型低延遲內(nèi)存RLDRAM 3
[導(dǎo)讀]美光、Xilinx近日聯(lián)合展示了一種新型的DRAM內(nèi)存技術(shù)標(biāo)準(zhǔn)“RLDRAM 3”，其中的RL代表著Reduced Latency(降低延遲)，主要面向高端網(wǎng)絡(luò)應(yīng)用，諸如封包緩沖、偵測、鏈表、查詢表等等。目前展示的原型基于Virte
美光、Xilinx近日聯(lián)合展示了一種新型的DRAM內(nèi)存技術(shù)標(biāo)準(zhǔn)“RLDRAM 3”，其中的RL代表著Reduced Latency(降低延遲)，主要面向高端網(wǎng)絡(luò)應(yīng)用，諸如封包緩沖、偵測、鏈表、查詢表等等。
目前展示的原型基于Virtex-7、Kentex-7 FPGA，數(shù)據(jù)率最高1600MHz，存儲密度和傳輸帶寬都很高，而且有著類似SRAM的快速隨機訪問。相比于上一代的Virtex-6 FPGA RLDRAM 2，數(shù)據(jù)率和帶寬提高了60％之多。
RLDRAM 3使用了創(chuàng)新的電路設(shè)計，爭取將每個訪問周期開端到首個數(shù)據(jù)可用期間的時間差縮短到最小，同時還有超低的總線周轉(zhuǎn)時間，可實現(xiàn)更高的持續(xù)帶寬和短期平衡讀寫比例。
RLDRAM 3可用于需要更高速度、更大密度、更低功耗、更低延遲的40G、100G網(wǎng)絡(luò)系統(tǒng)。Virtex-7、Kentex-7 FPGA也針對RLDRAM 3進行了必要的優(yōu)化，可大幅提升高性能無線、有線網(wǎng)絡(luò)系統(tǒng)的性能。
Xilinx RLDRAM 3內(nèi)存界面的IP核心現(xiàn)已公開提供，用戶可配置的IP核心將在九月份通過設(shè)計套件ISE Design Suite 13.4提供。美光RLDRAM 3設(shè)備現(xiàn)有x18、x36兩種配置方式，速度最低800MHz、最高1600MHz。
下載文檔
