IDT 70T3509M 雙端口器件的領先市場的 36-Mbit (1024Kx36) 密度通過減少了應用中需要大量共享內存時而采用多個設備的要求，縮減了設計時間，降低了系統(tǒng)成本。和其他競爭產品不同，此個新款IDT雙端口器件還提供最全面的同步功能，允許設計人員優(yōu)化設計獲得更好性能、更低功耗和最高的競爭力管理，而不需要外部器件。這些同步功能包括計數器、多個獨立的芯片、字節(jié)致能（byte enables），以及同步中斷。
這個器件采用256 BGA封裝，相比替代性的多芯片器件至少節(jié)省 50 %板面積，而且在引腳上與其先前的6代產品相兼容，實現便捷的升級路徑和最小的板上空間變更。與本公司早先推出的同步雙端口器件相似的是，IDT 70T3509M也擁有低功耗的2.5伏核心、可選的2.5伏和3.3伏I/O用于兩個獨立域電壓總線匹配。其它創(chuàng)新的功能包括睡眠模式，在沒有任何輸入級限制的情況下通過把器件置于全待機方式，使設備的功耗最小化。該新款系列產品該器件還具有JTAG接口，可幫助設計人員通過增強的電路板調試和診斷功能提高產品的可制造性。
針對下一代的無線基站和數據家庭網絡基礎設施，新款的225 MHz IDT 72T36135M FIFO在單一器件中達到18-Mbits的緩沖密度，卓有成效地減少設計和開發(fā)成本。此前，設計人員可能需要使用兩個9-Mbit FIFO或者設計一個FIFO控制器，應用現場可編程門陣列（FPGA）和一個外接的靜態(tài)隨機存取存儲器（SRAM），這是造價昂貴的方法，要求額外的板上空間和漫長的設計和檢測周期。這種設計可以通過“大規(guī)模的并行傳送”實現高速數據流（8 Gbps輸入和8 Gbps 輸出），但是需要使用數百個昂貴的FPGA I/O端口和困難又昂貴的數百個輸入/輸出標記的路徑設計。
IDT 72T36135M 包含一個“標記和重新傳輸”功能，該功能能夠確保使用者在每個列隊上做標記，如果傳輸數據需要，標識和重讀功能能夠使數據從一個隊列中讀一次，或者多次重讀。IDT 72T36135M還有多種增值功能，包括在每個端口上用戶可選的I/O， 支持1.8伏 HTSL、2.5伏 HSTL 或者2.5伏LVTTL的器件接口，從而簡化運行不同電伏水平的設備的接口，以及頻率匹配和可編程空、部分空、滿以及部分滿的標志。
FIFO采用240-PBGA封裝，比以前的雙芯片方案縮小50%。該器件在引腳上與公司現有的9-Mbit TeraSync FIFO產品相兼容，確保便捷的更新路徑和不變的板上空間，而且允許設計者在單一的板設計上組裝多種的緩沖能力。
IDT 70T3509M 36-Mbit 同步雙端口器件現在可以提供樣品。IDT 72T36135M 18-Mbit TeraSync FIFO將于2005年1月提供樣品。
下載文檔
