便攜式功率分析儀設(shè)計-----硬件設(shè)計（三）

3.3.4.2可變增益放大器

由于在信號調(diào)理通道上使用了具有較大衰減的無源衰減網(wǎng)絡(luò)，為動態(tài)調(diào)整A/D的采樣范圍，我們在A/D采樣模塊之前加入一個可變增益放大器，以達到對微小信號或過大信號仍然能夠進行采樣。我們選用了AD8369，AD8369是一種以分貝為單位的線性數(shù)字可變增益放大器(DVGA)，該芯片具有45dB的增益調(diào)節(jié)范圍，3dB步長，工作頻率從低頻到400 MHz，20 MHz帶寬內(nèi)增益波動小于0.1 dB.AD8369的增益控制是通過一個數(shù)字接口(串行或并行)實現(xiàn)的。

AD8369的內(nèi)部電路結(jié)構(gòu)由一個7階R-2R梯形電阻衰減網(wǎng)絡(luò)、固定增益放大器、3dB開關(guān)衰減器、互補電流源輸出網(wǎng)絡(luò)、偏置電路、增益步進控制電路和數(shù)字接口等部分組成。AD8369工作時，數(shù)字接口(并口或SPI串口)接收的4位二進制增益控制代碼，其高3位用于控制跨導(dǎo)單元和梯形電阻衰減網(wǎng)絡(luò)，實現(xiàn)步長6 dB、最大42 dB的增益調(diào)節(jié)，最低位用來控制3 dB開關(guān)衰減器，并配合前面的電阻衰減網(wǎng)絡(luò)，最終實現(xiàn)在45 dB增益調(diào)節(jié)范圍內(nèi)，3 dB步長的數(shù)字增益調(diào)節(jié)功能。AD8369的輸出電路采用兩對互補電流源的全差分形式，差分輸出阻抗200Ω。AD8369的電壓增益可以用(3-10)式計算：

式中RL是外接負(fù)載電阻，單位是歐姆;n是增益控制代碼，最小是0，最大是15.由圖3-14可知，當(dāng)增益控制代碼不變時，負(fù)載RL增大，則芯片的增益提高;當(dāng)負(fù)載電阻一定時，在整個45 dB增益調(diào)節(jié)范圍內(nèi)，AD8369的增益與增益控制代碼之間都能保持良好的，以分貝為單位的，3dB步進的線性關(guān)系。

同時，AD8369在從低頻到400 MHz工作頻率范圍內(nèi)都能保持3dB步進和相對較平坦的頻響特性。當(dāng)工作頻率低于300 MHz時，其噪聲系數(shù)基本可保證小于7 dB.由此可以滿足信號通道的要求。

3.3.4.3 A/D采樣

A/D轉(zhuǎn)換器是整個功率分析儀的重要組成部分之一，A/D轉(zhuǎn)換器作為將模擬量轉(zhuǎn)換為數(shù)字量的作用，可以將我們獲得的峰值電壓轉(zhuǎn)化為數(shù)字量，通過單片機讀人存儲器，通過功率和峰值電壓的線性關(guān)系，可以計算處理的到信號的功率。A/D轉(zhuǎn)換的基本原理是，它通常有四個環(huán)節(jié)：采樣，保持，量化，編碼。其中量化和編碼是必不可少的核心工作。采樣是指對輸入的模擬信號按一定的采樣速率f s即按一定的時間間隔進行抽樣。采樣實質(zhì)就是對模擬信號進行時間分隔，把連續(xù)的模擬量離散化，對采量速率要求f s≥2f min，即至少是模擬信號最低頻率的2倍以上。采樣得到的離散模擬電壓必須保持一段時間以保證量化和編碼工作的完成。量化是A/D轉(zhuǎn)換器的關(guān)鍵一步，是對采樣到的模擬信號進行幅度分割，既在幅值上使其離散化。具體的做法是用足夠曉得標(biāo)準(zhǔn)單位一量化單位△來量度采樣值并取整數(shù)倍，量化誤差為±1△或±1/2△。量化取整所獲離散幅值通過編碼形成二進制或BCD代碼的數(shù)字量輸出。A/D轉(zhuǎn)換器主要考慮的是轉(zhuǎn)換的精度和速度的問題。由Dn = 2n /Vr*Ui(Dn為n維數(shù)據(jù)的輸出，Ui是輸入的模擬電壓，Vr為基準(zhǔn)電壓)。可知，位數(shù)越高轉(zhuǎn)化后的精度越高。根據(jù)我們需要達到的功率精度，我們可以選擇恰當(dāng)位數(shù)的A/D轉(zhuǎn)換器。采樣電路也是峰值功率測量的主要部分。其采樣速率直接影響了儀器所能獲取的最窄脈沖調(diào)制信號，其A/D轉(zhuǎn)換位數(shù)影響著功率測量精度，并且其性能的好壞對整個系統(tǒng)工作的穩(wěn)定性起著決定性作用。A/D采樣得到的數(shù)據(jù)存入FPGA中的FIFO中，然后傳給ARM芯片進行計算處理。

本系統(tǒng)接收信號的最窄調(diào)制脈寬為400ns，由奈奎斯特采樣定理知采樣頻率必須大于被測信號最大頻率的兩倍，才能不失真的恢復(fù)原信號。但實際上以奈奎斯特頻率采樣很難獲得采樣精度的，所以通常是以信號頻率的5～10倍的頻率去采樣。為了能準(zhǔn)確地反映信號的大小，要求A/D采樣的采樣率不得低于12.5MHz.為保證其對輸入信號細(xì)致特征的捕獲能力，故暫選用8位的AD9480高速ADC.

此款A(yù)DC具有250msps轉(zhuǎn)換速率，同時保持±0.25LSB的微分線性誤差(DNL)即使工作在250M采樣率的情況下仍然僅有590 mW的較低功耗。AD9480支持多路分配的TTL/CMOS輸出邏輯和低電壓差分信號(LVDS)輸出，以便兼容現(xiàn)有的和下一代的專用集成電路(ASIC)。在CMOS多路分配模式下，AD9480可以交叉存儲模式或并行模式，并以半時鐘速率在兩個8位通道中移動數(shù)據(jù)。當(dāng)工作在LVDS輸出模式時，AD9480通過單一輸出通道以全時鐘速率輸出數(shù)據(jù)。

這款8位AD9480 ADC除了支持LVDS輸出簡化設(shè)計考慮，還具有46.4dB信噪比(SNR)和無失碼等特點。AD9480在-40℃～+85℃的整個工業(yè)溫度范圍內(nèi)提供±0.35LSB的DNL.該轉(zhuǎn)換器采用3.3V單電源供電并且包含一個內(nèi)部基準(zhǔn)電壓源和采樣跟蹤保持電路。AD9480與ADI公司的AD9041A高速ADC具有相同的引腳配置，允許設(shè)計工程師通過電路板修改升級其產(chǎn)品，從而降低系統(tǒng)開發(fā)成本。在系統(tǒng)工作時，AD9480工作在LVDS輸出模式下，根據(jù)不同時基所提供的不同時鐘，以全時鐘速率采集數(shù)據(jù)。根據(jù)采樣定律，采樣率最高為250MHz的高速A/D轉(zhuǎn)換器，能夠滿足對信號頻率為50MHz以下信號的實時采集，由于檢波器AD8318的最小響應(yīng)時間為8ns，這使得AD8318對射頻脈沖的檢波能力為50MHz左右，故A/D采樣芯片采樣速度能夠滿足需要。

3.3.5控制電路的設(shè)計

3.3.5.1 ARM芯片簡介及其外圍電路連接

LPC2138微控制器是基于一個支持實時仿真和嵌入式跟蹤的32位ARM7TDMI-S CPU，并帶有512kB嵌入的高速Flash存儲器。128位寬度的存儲器接口和獨特的加速結(jié)構(gòu)使32位代碼能夠在最大時鐘速率下運行。對代碼規(guī)模有嚴(yán)格控制的應(yīng)用可使用16位Thumb模式將代碼規(guī)模降低超過30%，而性能的損失卻很小。

較小的封裝和很低的功耗使LPC2138特別適用于訪問控制和POS機等小型應(yīng)用中;由于內(nèi)置了寬范圍的串行通信接口和32kB的片內(nèi)SRAM，它們也非常適合于通信網(wǎng)關(guān)、協(xié)議轉(zhuǎn)換器、軟件modem、語音識別、低端成像，為這些應(yīng)用提供大規(guī)模的緩沖區(qū)和強大的處理功能。多個32位定時器、2個10位8路的ADC、10位DAC、PWM通道、47個GPIO以及多達9個邊沿或電平觸發(fā)的外部中斷使它們特別適用于工業(yè)控制應(yīng)用以及醫(yī)療系統(tǒng)。

主要特性：

32位ARM7TDMI-S核，超小LQFP64封裝。

32kB的片內(nèi)靜態(tài)RAM和512kB的片內(nèi)Flash程序存儲器。128位寬度接口/加速器可實現(xiàn)高達60 MHz工作頻率。

通過片內(nèi)boot裝載程序?qū)崿F(xiàn)在系統(tǒng)編程/在應(yīng)用編程(ISP/IAP)。單個Flash扇區(qū)或整片擦除時間為400ms.256字節(jié)行編程時間為1ms.

EmbeddedICE RT和嵌入式跟蹤接口通過片內(nèi)RealMonitor軟件對代碼進行實時調(diào)試和高速跟蹤。

2個8路10位的A/D轉(zhuǎn)換器，共提供16路模擬輸入，每個通道的轉(zhuǎn)換時間低至2.44us.

1個10位的D/A轉(zhuǎn)換器，可產(chǎn)生不同的模擬輸出。

2個32位定時器/外部事件計數(shù)器(帶4路捕獲和4路比較通道)、PWM單元(6路輸出)和看門狗。

低功耗實時時鐘具有獨立的電源和特定的32kHz時鐘輸入。

多個串行接口，包括2個16C550工業(yè)標(biāo)準(zhǔn)UART、2個高速I2C總線(400 kbit/s)、SPI和具有緩沖作用和數(shù)據(jù)長度可變功能的SSP.向量中斷控制器?？膳渲脙?yōu)先級和向量地址。

小型的LQFP64封裝上包含多達47個通用I/O口(可承受5V電壓)。

多達9個邊沿或電平觸發(fā)的外部中斷管腳。

通過片內(nèi)PLL(100us的設(shè)置時間)可實現(xiàn)最大為60MHz的CPU操作頻率。

片內(nèi)集成振蕩器與外部晶體的操作頻率范圍為1～30 MHz，與外部振蕩器的操作頻率范圍高達50MHz.

低功耗模式：空閑和掉電。

可通過個別使能/禁止外部功能和外圍時鐘分頻來優(yōu)化功耗。

通過外部中斷或BOD將處理器從掉電模式中喚醒。

單電源，具有上電復(fù)位(POR)和掉電檢測(BOD)電路：

CPU操作電壓范圍：3.0V～3.6 V (3.3 V±10﹪)，I/O口可承受5V的電壓。

ARM7TDMI-S是一個通用的32位微處理器，它可提供高性能和低功耗。ARM結(jié)構(gòu)是基于精簡指令集計算機(RISC)原理而設(shè)計的。指令集和相關(guān)的譯碼機制比復(fù)雜指令集計算機要簡單得多。這樣使用一個小的、廉價的處理器核就可實現(xiàn)很高的指令吞吐量和實時的中斷響應(yīng)。[!--empirenews.page--]

由于使用了流水線技術(shù)，處理和存儲系統(tǒng)的所有部分都可連續(xù)工作。通常在執(zhí)行一條指令的同時對下一條指令進行譯碼，并將第三條指令從存儲器中取出。

ARM7TDMI-S處理器使用了一個被稱為THUMB的獨特的結(jié)構(gòu)化策略，它非常適用于那些對存儲器有限制或者需要較高代碼密度的大批量產(chǎn)品的應(yīng)用。在THUMB后面一個關(guān)鍵的概念是“超精簡指令集”。ARM7TDMI-S處理器基本上具有兩個指令集：標(biāo)準(zhǔn)32位ARM指令集與16位THUMB指令集。

THUMB指令集的16位指令長度使其可以達到標(biāo)準(zhǔn)ARM代碼兩倍的密度，卻仍然保持ARM的大多數(shù)性能上的優(yōu)勢，這些優(yōu)勢是使用16位寄存器的16位處理器所不具有的。這是因為THUMB代碼和ARM代碼一樣，在相同的32位寄存器上進行操作。THUMB代碼僅為ARM代碼規(guī)模的65%，但其性能卻相當(dāng)于連接到16位存儲器系統(tǒng)的相同ARM處理器性能的160%.

如圖3-15所示，由于LPC2138芯片的高速、低功耗和低工作電壓導(dǎo)致其工作噪聲容限較低，對電源的紋波、瞬態(tài)響應(yīng)性能、時鐘源的穩(wěn)定性和電源監(jiān)控可靠性等方面也提出了更高的要求。

LPC2138可使用外部晶振或時鐘源，內(nèi)部PLL電路可調(diào)整系統(tǒng)時鐘，使系統(tǒng)運行速度更快(CPU最大操作時鐘為60MHz)。倘若不使用片內(nèi)PLL功能及ISP下載功能，則外部晶振頻率范圍是1～30MHz，外部時鐘頻率范圍是1～50MHz;若使用片內(nèi)PLL功能或ISP下載功能，則外部晶振和外部時鐘頻率范圍均為10～25MHz.本設(shè)計使用了12MHz外部晶振，XTAL1和XTAL2為外部時鐘輸入腳，分別接12MHz無源晶震的兩端。由于LPC2138內(nèi)部已經(jīng)集成了反饋電阻，只需要在無源晶振的兩端各接一個電容就可以起振。根據(jù)LPC2138的芯片手冊查表可知，12MHz無源晶振的外接負(fù)載電容應(yīng)為18pF.此外，為了使系統(tǒng)更容易起振，在晶振的兩端并接了一個1MΩ的電阻。

RESET引腳是一個施密特觸發(fā)的復(fù)位端，帶有一個額外的干擾濾波器。復(fù)位干擾濾波器使處理器可以忽略非常短的外部復(fù)位脈沖，它決定了RESET保證LPC2138芯片復(fù)位所必須保持的最短時間不得小于300ns.在本系統(tǒng)中，LPC2138上電后即開始工作，中間不需要進行復(fù)位。而且為了保證系統(tǒng)的穩(wěn)定性，要求LPC2138在工作過程中不得復(fù)位。因此本系統(tǒng)的復(fù)位電路采用了專用微處理器電源監(jiān)控芯片SP708S，以提高系統(tǒng)的穩(wěn)定性。MR是SP708S的復(fù)位脈沖輸入腳，當(dāng)MR引腳上出現(xiàn)低電平時，SP708S立即輸出復(fù)位信號，RESET引腳輸出低電平使LPC2138復(fù)位。根據(jù)系統(tǒng)實際要求，現(xiàn)將MR引腳懸空，不接任何復(fù)位信號，系統(tǒng)上電后，SP708S的RESET引腳即輸出恒為高(3.3VCC)，保證系統(tǒng)在整個工作過程中不復(fù)位。

LPC2138的47個IO口被分為二組(P0口，P1口)，P0組有31個，P1組有16個，均可通過設(shè)置相應(yīng)的管腳功能選擇寄存器來實現(xiàn)第二功能。本設(shè)計中，LPC2138與器件的連接采用雙向I/O方式，將P0口和P1口設(shè)為普通I/O接口，利用P0口的16個I/O口作為數(shù)據(jù)/地址線(低8位數(shù)據(jù)/地址復(fù)用，高8位為地址線)。雖然整個系統(tǒng)中的數(shù)據(jù)最寬為12位(12位的A/D采樣數(shù)據(jù))，但是由于選用了8位A/D芯片AD9480，所以數(shù)據(jù)輸入輸出線也相應(yīng)的設(shè)為8位寬(P0.8～P0.15)，LPC2138提供I 2 C總線和串行總線，但在系統(tǒng)實際設(shè)計中，我們利用通用I/O口模擬總線傳輸方式，利用P0.27～P0.30模擬ARM的讀寫控制WR，RD以及ALE，CS.

JTAG接口電路采用ARM公司提出的標(biāo)準(zhǔn)20腳JTAG仿真調(diào)試接口，JTAG信號的定義及與LPC2138的連接電路如圖3-15所示。LPC2138支持通過JTAG串行端口進行仿真和調(diào)試。跟蹤端口允許跟蹤程序的執(zhí)行。調(diào)試和跟蹤功能只在GPIO的P1口復(fù)用。這意味著當(dāng)應(yīng)用在嵌入式系統(tǒng)內(nèi)運行時，位于P0口的所有通信、定時器和接口外設(shè)在開發(fā)和調(diào)試階段都可用。同時，ARM的P1.16～P1.23口通過連接JTAG插座，外接控制鍵盤。

3.3.5.2 D/A轉(zhuǎn)換電路

本設(shè)計系統(tǒng)中D/A轉(zhuǎn)換電路輸出主要用于調(diào)整通道直流偏置以及為比較器提供外部參考電壓。D/A轉(zhuǎn)換器的轉(zhuǎn)換精度決定了通道偏置調(diào)整的步進的最小值，同時也決定了外部觸發(fā)器的工作精度。因此，應(yīng)當(dāng)根據(jù)系統(tǒng)的需要選擇適當(dāng)位數(shù)的D/A轉(zhuǎn)換器。本設(shè)計采用TI公司的4通道，8位D/A轉(zhuǎn)換器TLC5620.其特性如下：

四路8位電壓輸出D/A轉(zhuǎn)換器;

5V單電源工作;

串行總線接口;

高阻抗參考電壓輸入;

可編程1至2倍輸出范圍;

可方便地同時輸出更新;

內(nèi)部上電復(fù)位;

低功耗;

半緩沖輸出。

本設(shè)計中，TLC5620的外圍連接電路如圖3-16所示。圖中，REFA～REFD為參考電壓輸入端，這里均接到一個穩(wěn)定的2.5V電源上。TLC5620輸出信號(DACA～DACD)的電壓范圍可編程選擇為參考電壓的一倍或兩倍。LOAD、CLK、DATA為TLC5620的串行總線接口，通過這三根總線可對TLC5620編程實現(xiàn)數(shù)字控制。本設(shè)計中這三根總線與FPGA相連，實現(xiàn)由FPGA控制TLC5620相應(yīng)通道的輸出電壓。

此外，TLC5620的信號輸出端帶有施密特觸發(fā)器，從而使信號輸出端(DACA～DACD)具有較高的噪聲抑制能力。為了進一步減小控制電壓上的噪聲，本設(shè)計中還在每個輸出端DACA～DACD各加了一個0. 1μF的電容進行濾波。由圖3-18可以看出，TLC5620的通道A和通道B分別被用來作為信號通道偏置調(diào)整和外部比較器的比較電平，還需要在這兩個通道的輸出各加一級運放使其輸出V G1和V G2能夠在-2.5V～2.5V之間調(diào)整，本設(shè)計選擇雙通道的運放TL072.其負(fù)向輸入端接2.5V，在TL072的兩路輸出端均加了33μF和10μF的電容對此增益控制電壓進行濾波，濾波后的電壓分別送去信號通道和比較器。