電能計(jì)量芯片Sigma-Delta ADC降采樣濾波器設(shè)計(jì)（二）

3 補(bǔ)償濾波器的設(shè)計(jì)

從圖3 可以看出，CIC 濾波器幅頻特性曲線在通帶內(nèi)并不平坦，在通帶內(nèi)信號(hào)被衰減.為了克服這一缺點(diǎn)，可加入補(bǔ)償濾波器，它的幅頻特性正好與CIC 濾波器相反，完成對(duì)頻率響應(yīng)的補(bǔ)償，從而擴(kuò)展了系統(tǒng)的頻率特性.

補(bǔ)償?shù)幕驹硎鞘雇◣?nèi)信號(hào)的衰減為零.補(bǔ)償濾波器的幅值響應(yīng)與(4)式相反。

當(dāng)R 足夠大時(shí)，補(bǔ)償濾波器的響應(yīng)接近反SINC 函數(shù)，因此補(bǔ)償濾波器也稱之為反SINC 濾波器.

補(bǔ)償濾波器一般可借助MATLAB 仿真，再與CIC濾波器級(jí)聯(lián)觀察補(bǔ)償后總的頻率響應(yīng)是否滿足系統(tǒng)要求，從而得出補(bǔ)償濾波器的參數(shù).圖5 為圖3 中CIC濾波器加入補(bǔ)償后的幅頻特性曲線圖.

在圖3 中，衰減點(diǎn)在1kHz 左右，而從圖5 中可以看出，加入補(bǔ)償濾波器后，衰減點(diǎn)出現(xiàn)在2. 5kHz 左右，因此，補(bǔ)償濾波器可以很好地克服由于CIC 濾波器在通帶內(nèi)幅值衰減的問題.

補(bǔ)償濾波器的采樣頻率為CIC 濾波器降采樣后的頻率( FS / R)，為了避免頻率混疊，其截止頻率的最大值為采樣頻率的一半：FC = (FS / R) / 2.在實(shí)際應(yīng)用中，為了得到更加理想的頻率特性，截止頻率一般設(shè)定為采樣頻率的四分之一，即FC = (FS / R ) /4.

4 實(shí)驗(yàn)數(shù)據(jù)以及結(jié)論

本設(shè)計(jì)針對(duì)電能計(jì)量芯片.Sigma-Delta 的采樣頻率為1792kHz,數(shù)字電路工作時(shí)鐘為14kHz.CIC 濾波器的降采樣率R =64.根據(jù)經(jīng)驗(yàn)，當(dāng)CIC 濾波器的階數(shù)比Sigma-Delta 調(diào)制器的階數(shù)高一階時(shí)可以達(dá)到較好的效果，因此，本CIC 濾波器設(shè)定為3 階，延遲因子為1.半帶濾波器采樣頻率為28kHz,通過MATLAB仿真，6 階通帶頻率為2. 5kHz 可以滿足系統(tǒng)要求.在實(shí)驗(yàn)過程中利用Verilog HDL 語言，HBF 采樣對(duì)稱結(jié)構(gòu)以及CSD 編碼，在CSMC 0. 18μm 工藝下綜合，得到面積與功耗如表1 所示.

5 結(jié)束語

本設(shè)計(jì)根據(jù)電能計(jì)量芯片的要求，對(duì)Sigma-Delta降采樣濾波器進(jìn)行優(yōu)化設(shè)計(jì).由于單級(jí)CIC 濾波器在實(shí)現(xiàn)高倍降采樣率時(shí)功耗大，效果不理想，因此，本設(shè)計(jì)對(duì)128 倍的降采樣進(jìn)行分級(jí)抽取，前級(jí)采用CIC 濾波器進(jìn)行64 倍抽取，后級(jí)采用半帶濾波器實(shí)現(xiàn)2 倍抽取.在HBF 的實(shí)現(xiàn)過程中采用對(duì)稱結(jié)構(gòu)以及CSD 編碼，減少運(yùn)算過程中乘法的次數(shù)以及乘法運(yùn)算過程中移位相加次數(shù)，降低了電路功耗.與傳統(tǒng)方法相比，經(jīng)優(yōu)化后，電路面積減少8% ,功耗降低15% .