摘要： 針對LDMOS寬帶功率放大器匹配電路設計， 提出了一種快速、有效的方法。采用多節(jié)并聯(lián)導納匹配法得出寬帶匹配電路的初始值后， 利用ADS軟件對匹配網(wǎng)絡的S參數(shù)進行優(yōu)化。仿真結(jié)果為： 在頻率范圍為1. 3 GH z~ 2. 3 GH z內(nèi)， 兩端口的反射系數(shù)均小于- 25 dB, 匹配網(wǎng)路的傳輸系數(shù)接近0 dB。為實現(xiàn)更好的阻抗匹配， 再用ADS優(yōu)化匹配網(wǎng)絡， 使其阻抗值更接近功率晶體管的實際輸出阻抗值。此方法對快速有效地設計寬帶功率放大器匹配電路有著很好的借鑒作用。
寬帶功率放大器除在軍用領域外， 在無線通信、移動電話、衛(wèi)星通信網(wǎng)、全球定位系統(tǒng)、直播衛(wèi)星接收、毫米波自動防撞系統(tǒng)、光傳輸系統(tǒng)等領域都有著廣闊的應用前景。
LDMOS功率晶體管較其它微波晶體管有著很好的熱穩(wěn)定性， 頻率穩(wěn)定性， 更好的線性度， 較大的線性增益， 更高的效率和較低的交叉調(diào)制失真。同時， LDMOS 是基于成熟的硅工藝器件， 成本較其它GaAs等器件低很多。因此， LDMOS 特別適用于新一代移動通信系統(tǒng)基站中的功率放大器。
阻抗匹配是微波功率晶體管放大器的設計關鍵， 合適的阻抗匹配網(wǎng)絡可以實現(xiàn)通頻帶內(nèi)最佳的功率傳遞效率。即將晶體管放大器的輸入阻抗與信號源的內(nèi)阻實現(xiàn)共軛匹配; 晶體管放大器的輸出阻抗與負載阻抗達到共軛匹配。前級晶體管的輸出阻抗與后級晶體管的輸入阻抗實現(xiàn)共軛匹配。
在阻抗匹配的并聯(lián)導納法中， 其所達到的阻抗匹配僅限于在工作頻率附近能達到的較好匹配。若工作頻率改變， 微波晶體管輸入、輸出阻抗(或?qū)Ъ{)都會產(chǎn)生相應變化。因此要保持在較寬的工作頻帶內(nèi)具有良好的共軛匹配， 就要采用多節(jié)并聯(lián)導納匹配法。其過程是將晶體管在不同工作頻率上測得的導納值描在導納圓圖上， 按頻率順序由低至高， 將導納值連成一條曲線。設計時， 據(jù)此曲線選用多個并聯(lián)導納， 從不同位置接入， 以實現(xiàn)在較寬頻帶內(nèi)的共軛匹配。
假設并聯(lián)電納多接入點離晶體管的距離為l, 那么在不同工作頻率時， 晶體管導納值沿各自等駐波系數(shù)圓轉(zhuǎn)到并聯(lián)電納接入點所旋轉(zhuǎn)的波長數(shù)l / λ g是不同的l / 長< l / λ短。即在整個工作頻帶內(nèi)， 高于中心頻率的各點導納值比低于中心頻率的各點導納值沿各自的等駐波系數(shù)圓移動距離所走過的波長數(shù)大。這樣， 從微帶線上的一點轉(zhuǎn)換到另一點， 其導納值隨波長的變化軌跡與原來的不同。這表明， 在整個工作頻帶內(nèi)晶體管導納值變化的軌跡曲線， 在接入一段微帶線之后， 在頻段高端和低端得到不同的伸縮， 由此可使導納曲線變換到靠近圓圖的中心， 接近于匹配點， 從而達到寬帶匹配的目的。
1 設計思路
因輸入輸出匹配電路設計方法相似， 故在此僅以LDMOS晶體管放大器MRF281Z輸出匹配電路設計為例， 采用多節(jié)并聯(lián)導納匹配法得出寬帶阻抗匹配網(wǎng)絡的初始值， 再結(jié)合基于矩量法的ADS 軟件對目標進行優(yōu)化， 從而快速有效地實現(xiàn)晶體管放大器的寬帶阻抗匹配。
2 負載牽引法獲得輸出阻抗
負載牽引法的原理就是放大器在大信號電平激勵下， 通過連續(xù)變換負載測試輸出功率， 然后在Sm ith阻抗圓圖上畫出等功率和等增益曲線。這樣就可以選擇適當?shù)妮敵鲎杩梗?準確設計功率放大器，達到所需的增益和輸出功率。
晶體管MRF281Z在1. 4 GH z到2. 2 GHz的各頻點的輸出阻抗經(jīng)用ADS 負載牽引后的得到的最佳負載阻抗為表1。
表1 晶體管MRF281Z的輸出阻抗
3 多節(jié)阻抗匹配網(wǎng)絡設計
為了向負載傳送最大功率或者使微波電路系統(tǒng)、傳輸系統(tǒng)處于或接近行波狀態(tài)， 需要用共軛匹配網(wǎng)絡。匹配網(wǎng)絡對于放大器的駐波比、功率增益、輸出功率等性能指標都有著決定性的制約。
在共軛匹配的條件下， 得到最大傳輸功率， 在這里我們?nèi)☆l率f = 1. 8 GHz的輸出阻抗Z out= 7. 807+ j 6. 626的共軛阻抗Z*out = 7. 807- j 6. 626作為我們匹配端口的阻抗， 在Sm ith 圓圖中采用共軛匹配法進行四節(jié)微帶線匹配(如圖1、圖2所示)。
圖1 多節(jié)微帶線實現(xiàn)阻抗匹配的Smith圓圖
4 用ADS仿真與優(yōu)化設計
將上面得到的匹配電路用ADS進行仿真， 把各節(jié)微帶線的長度和寬度設為變量， 并對其進行優(yōu)化(如圖3所示) , 步驟如下：
圖3 用ADS對輸出匹配電路進行仿真及優(yōu)化
( 1)在原理圖中加入OPM 控件：
先用Random 進行初步優(yōu)化， 再利用Gradient進行局部優(yōu)化。
( 2)加入優(yōu)化目標GOAL控件：
在此， 我們先對匹配網(wǎng)絡的S參數(shù)進行優(yōu)化， 具體的S參數(shù)優(yōu)化目標控件配置表如表2所示。
表2 優(yōu)化S參數(shù)目標控件配置表
在完成優(yōu)化匹配網(wǎng)絡的S 參數(shù)之后， 為使得匹配網(wǎng)絡端口1的阻抗Z in1與晶體管負載牽引得出的輸出阻抗基本一致， 我們再對Z in1的實部進行優(yōu)化，具體優(yōu)化目標控件配置表如表3所示。
表3 優(yōu)化阻抗Z in1控件參數(shù)配置表
5 各指標ADS仿真結(jié)果
對優(yōu)化后的晶體管匹配電路在ADS中對S 參數(shù)、輸出駐波比等性能參數(shù)進行仿真， 仿真結(jié)果如圖4、圖5、圖6所示。
圖4匹配網(wǎng)路的S 參數(shù)曲線圖
圖5 匹配網(wǎng)絡的端口1駐波比曲線圖
圖6匹配網(wǎng)絡的端口2駐波比曲線圖
將匹配網(wǎng)路端口1的阻抗Z in1用ADS測試出阻抗值結(jié)果如表4所示。
表4 輸出匹配網(wǎng)路的阻抗值
6 匹配網(wǎng)絡的實現(xiàn)
在實際應用中， 單端非平衡的短截線(開路線、短路線)常被平衡型設計方案取代， 上面電路轉(zhuǎn)化為的電路形式為圖7所示。
圖7 微波晶體管輸出匹配網(wǎng)絡平衡性設計
輸出匹配電路轉(zhuǎn)化成電路版圖如圖8所示。
圖8 微波晶體管輸出匹配網(wǎng)絡電路版圖設計
7 仿真結(jié)果分析
從以上仿真結(jié)果分析得知， 寬帶功率晶體管放大器輸出電路阻抗匹配較好， 在頻率范圍為： 1. 3 GH z~2. 3 GH z范圍內(nèi)， S21正向傳輸系數(shù)接近0 dB, S11、S22即兩端口反射系數(shù)均小于- 25 dB, 匹配網(wǎng)路兩端口駐波比均小于1. 2, 說明正向傳輸很大， 反射很小。
同時匹配網(wǎng)路端口1阻抗Zin1與晶體管負載牽引的輸出阻抗值很接近， 能更好的完成阻抗匹配。因此， 用多節(jié)微帶線匹配法結(jié)合ADS 對目標進行優(yōu)化， 減少了調(diào)試成本、縮短了周期， 對晶體管的寬帶匹配網(wǎng)絡的實現(xiàn)取得了很好的效果。
下載文檔
