FIR結(jié)構(gòu)IQ串行處理RRC濾波器

0 引言

由3GPP WCDMA協(xié)議25．213可知，下行調(diào)制分為QPSK與16QAM兩種方法，但是經(jīng)過擾碼加擾與信道碼處理后均達(dá)到3.84Mbps，即達(dá)到3.84M的碼片速率?；鶐幚砥髦胁捎?6倍碼片速率，61．44MHz進(jìn)行采樣。在基帶數(shù)據(jù)發(fā)送與接收時使用RC成形濾波器，考慮到減小碼間串?dāng)_與接收濾波器匹配的關(guān)系，在發(fā)送與接收端均使用RRC(根升余弦)濾波器。整體流程太致如圖1所示。

射頻接收部分只是簡單描述了一下，圖中ABB為模擬基帶，主要有ADC、∑△調(diào)制、降采樣濾波器組成，當(dāng)然還包括語音編解碼等基本功能，DBB為數(shù)字基帶部分。兩者結(jié)合成為基帶處理器。通常由ABB送入后端系統(tǒng)為IQ并行兩路數(shù)據(jù)，當(dāng)基帶信號沒有攜帶其他帶通信號的干擾時，或者下變頻時沒有非常大的頻偏，這樣通常進(jìn)行濾波時使用兩套相同濾波系數(shù)的濾波器，這也意味著兩套相同的乘法器與加法器，當(dāng)濾波器階數(shù)較高時，會造成資源的大量消耗，增加ASIC的面積，故本文利用了4倍速采樣的樣本，復(fù)用同一套乘加器，有效節(jié)省了資源。

1 RRC濾波器

RC濾波器可以減小碼間串?dāng)_，同時也是信號成形濾波器。其能有效地減小信號帶寬，抑制碼間串?dāng)_，并且考慮到在接收端要使用匹配濾波，所以在信號發(fā)送與接收端均采用RRC濾波。其頻域響應(yīng)如下：

通過對如上頻域響應(yīng)使用Fourier逆變換，我們可以得到其時域沖擊響應(yīng)如下：

考慮IIR與FIR等基本濾波器結(jié)構(gòu)，由于相位的線性特性對實時通信具有重要的意義，并且RRC濾波器處于整個數(shù)字基帶處理器的前端，其濾波性能，由量化效應(yīng)導(dǎo)致的穩(wěn)定性問題等，對后續(xù)系統(tǒng)有一定影響，故我們采用FIR結(jié)構(gòu)，濾波器采用65階，因為階數(shù)并未超過256，且處理信號為基帶信號，故RRC是一個低通濾波器，因此采用偶對稱系數(shù)結(jié)構(gòu)FIR濾波器。通過Matlab仿真我們可以得到如下的RRC濾波器幅度譜：

圖中采用了f-sample=15.36MHz的采樣頻率對h(t)進(jìn)行了采樣，由沖擊響應(yīng)不變法形成了數(shù)字頻率域上FIR結(jié)構(gòu)濾波器的沖擊響應(yīng)系數(shù)，即FIR濾波系數(shù)。在頻域上每隔10kHz對幅度函數(shù)進(jìn)行采樣，橫軸采用歸一化頻率表示，由于采樣是時域采樣，所以頻域上產(chǎn)生了周期性延拓。但是由此圖可以看出，幅度譜還是基本能夠滿足成型濾波需求，又由于采取了FIR結(jié)構(gòu)，故其系統(tǒng)函數(shù)可表示為

其中H(f)為如上RRC濾波器的頻率域上的形勢，為FIR引入的相位延遲。并且由于是奇數(shù)階FIR濾波器，系數(shù)呈現(xiàn)偶對稱的關(guān)系，濾波器系數(shù)滿足如下條件：

上文簡要介紹了基于FIR結(jié)構(gòu)RRC濾波器的基本原理與特性，下文重點描述在WCDMA基帶芯片數(shù)字前端中如何串行模擬基帶輸送的并行IQ路數(shù)據(jù)。

2 IQ串行RRC濾波器

對于下行信號，按照25．213(release6)協(xié)議規(guī)定碼片速率為3．84Mbps，考慮到采樣定理與模擬基帶普遍采用的調(diào)制方式，在模擬基帶處使用16倍碼片速率采樣，即ABB采用61．44MHz頻率主時鐘采樣信號，產(chǎn)生4bit的PDM碼。其后DBB也采用16倍速對數(shù)據(jù)進(jìn)行處理。當(dāng)然RRC端輸入數(shù)據(jù)已經(jīng)經(jīng)過降采樣濾波器處理，采樣數(shù)據(jù)降低為15．36MHz，即4倍速碼片速率。但由于射頻前段均采用IQ雙通道結(jié)構(gòu)，所以此時形成了I路與Q路兩路并行數(shù)據(jù)流，因此需要兩個RRC濾波器并行處理數(shù)據(jù)，因此使得系統(tǒng)資源大量浪費。所以本文進(jìn)一步利用了4倍速碼片速率并行IQ數(shù)據(jù)，添加了一個由計數(shù)器形成的控制部分，改變普通FIR濾波結(jié)構(gòu)，復(fù)用了RRC的資源，同時完成了IQ兩路數(shù)據(jù)流的處理。

2．1 IQ并串轉(zhuǎn)換

首先將兩路并行IQ數(shù)據(jù)降采樣后進(jìn)行并串轉(zhuǎn)換，主時鐘采用16倍速碼片速率，為61．44MHz。轉(zhuǎn)換控制由計數(shù)器完成，計數(shù)器為2bit，在高位為1時刻采樣I路，在高位為0時刻采樣Q路，整個轉(zhuǎn)換過程如圖3所示。

2．2 串行處理濾波器結(jié)構(gòu)

其后采用FIR結(jié)構(gòu)實現(xiàn)RRC濾波器，其中數(shù)據(jù)輸入端使用IQ路串行輸入，即上一節(jié)中的串行數(shù)據(jù)。由于奇數(shù)階M=65FIR濾波器的時域特性，其沖擊響應(yīng)滿足如下條件：

因此對于不同部分的存儲單元可以使用相同的加法單元，在下面的復(fù)用乘加器中可以設(shè)計復(fù)用結(jié)構(gòu)。這里描述FIR數(shù)據(jù)存儲的結(jié)構(gòu)，其中由計數(shù)器Phase_num控制數(shù)據(jù)在濾波器存儲單元中的流動。高位為1時存儲I路數(shù)據(jù)，高位為0時存儲Q路數(shù)據(jù)。數(shù)據(jù)存儲單元無法復(fù)用，因為這是濾波必需的。但是乘加器則可以通過如下小節(jié)中描述的方式復(fù)用。

2．3 復(fù)用乘加器結(jié)構(gòu)

同樣，依靠計數(shù)器控制，我們可以復(fù)用同一套乘加資源，但是存儲單元依然和使用兩套FIR結(jié)構(gòu)相同，這也體現(xiàn)了ASIC設(shè)計的本質(zhì)。從圖5中我們就可以發(fā)現(xiàn)乘加器的輸入也由同一個計數(shù)器控制，計數(shù)器高位為1時，計算I路數(shù)據(jù)濾波結(jié)果，計數(shù)器高位為0時，計算Q路濾波結(jié)果，隨后經(jīng)過兩級觸發(fā)器緩存，在輸出端形成串行IQ路數(shù)據(jù)，如此結(jié)構(gòu)就節(jié)省了兩套FIR濾波器中的乘法器與加法器的結(jié)構(gòu)，當(dāng)FIR階數(shù)較高時就有效地節(jié)省了資源，但是這是有前提的，即射頻部分在下變頻時并沒有殘留太大的頻偏，也就是說當(dāng)基帶信號并不是很理想時，或者有一個帶通信號對其進(jìn)行干擾時，IQ路RRC濾波器是不一樣的，那么此時濾波系數(shù)就是不同的，則不可避免地需要兩套RRC結(jié)構(gòu)。

3 結(jié)論

本文通過改變通常FIR處理結(jié)構(gòu)，有效地節(jié)省了資源，只使用了一套乘加器，一套FIR濾波器結(jié)構(gòu)，就完成了兩套FIR濾波器的功能，雖然數(shù)據(jù)存儲單元與兩套FIR相比并未減少，但是有效地減少了乘加資源的使用，提高了運算效率，節(jié)省了ASIC芯片的面積。當(dāng)RRC濾波器階數(shù)較高時，效果更為明顯。