SPI(Serial Peripheral Interface)串行外圍接口是一種3線同步串行全雙工通信接口，它具有電路簡單，速度陜，通信可靠等優(yōu)點，近年來大量的新型器件如LCD模塊、FLASH、EEPROM存儲器、數(shù)據(jù)輸入輸出設備都采用了SPI接口，新型的單片機一般都已將SPI接口控制器集成在單片機內(nèi)部，這樣能夠大大降低軟件的工作量。
由于SPI系統(tǒng)總線一共只需3～4位數(shù)據(jù)線和控制線即可實現(xiàn)與具有SPI總線接口功能的各種I／O器件進行接口，而擴展并行總線則需要8根數(shù)據(jù)線、8—16位地址線、2～3位控制線，因此，采用SPI總線接口可以簡化電路設計，節(jié)省很多常規(guī)電路中的接口器件和I／0口線，提高設計的可靠性，使用SPI總線可以增加應用系統(tǒng)接口器件的種類，提高應用系統(tǒng)的性能。
2 SPI模塊的接口信號、時序要求及工作模式
2．1 內(nèi)部總線接口
在本設計中，內(nèi)部總線接口采用的是AMBA總線3．0協(xié)議，具有較好的可移植性和可復用性。SPI是APB總線上的Slave模塊。APB總線的時序完全遵照(ABMA Specification)(Rev 3．0)。因此此SPI模塊支持3種DMA操作，除了標準信號線外，還有3根與DMA模塊連接的中斷請求信號線。
2．2 SPI總線接口及時序
SPI串行接口使用4條線可與多種標準外圍器件直接接口：串行時鐘線SCLK，主機輸入／從機輸出數(shù)據(jù)線MISO，主機輸出／從機輸人數(shù)據(jù)線MOSI和低電平有效的從機選擇線SSN。SCLK是主機時鐘線，為MISO數(shù)據(jù)的發(fā)送和接收提供同步時鐘信號。
在正常工作的時候，主機的4個引腳應和從機對應的4個引腳分別相連。
SPI模塊為了和外設進行數(shù)據(jù)交換，根據(jù)外設的工作要求，其輸出串行同步時鐘的極性和相位可以進行配置，時鐘的極性(CPOL)對傳輸?shù)膮f(xié)議沒有重大影響。如果CPOL=0，串行同步時鐘的空閑狀態(tài)為低電平；相反，如果CPOL=l，串行同步時鐘的空閑狀態(tài)為高電平。時鐘相位(CPHA)能夠配置用于選擇兩種不同的傳輸協(xié)議之一進行數(shù)據(jù)傳輸。
如果CPHA=0，在串行同步時鐘的第一個跳變沿(上升或下降)數(shù)據(jù)被采樣；如果CPHA=1，在串行同步時鐘的第二個跳變沿(上升或下降)數(shù)據(jù)被采樣。SPI主模塊和與之通信的外設時鐘相位和極性應該一致。SPI接口時序如圖1、圖2所示。
圖1 CPOL=0 CPHA =0
圖2 CPOL=0 CPHA=1
2．3 工作模式
SPI有兩種工作模式，可以通過外部引腳跳線的方式來切換。
主模式：發(fā)送和接收可以同時工作在主模式下。
主模式的顯著特征是不論是發(fā)送還是接收始終有SCLK信號，發(fā)送操作是由向發(fā)送FIFO中寫數(shù)據(jù)而觸發(fā)的。在主模式下，時鐘信號的1次作用對應一位數(shù)據(jù)的發(fā)送(MOSI)和另一位數(shù)據(jù)的接收(MISO)。
如圖3所示，在主片中數(shù)據(jù)從移位寄存器中自右向左發(fā)出送到從片(MOSI)，同時從片中的數(shù)據(jù)自左向右發(fā)到主片(MISO)，經(jīng)過8位時鐘周期完成1個字節(jié)的發(fā)送。輸入字節(jié)保留在移位寄存器中，此時SPI INT FLAG位自動置位(如果有中斷設置，則產(chǎn)生中斷)，移位寄存器的數(shù)據(jù)將被鎖存到接收FIFO中，此后對接收FIFO的讀操作將把數(shù)據(jù)讀出。
從模式：發(fā)送和接收同時工作在從模式下。從模式的顯著特征是：不論是發(fā)送還是接收始終必須在SCLK信號作用下進行，并且SSN信號必須有效。
當SSN信號無效時，數(shù)據(jù)的發(fā)送無法進行并且輸入的數(shù)據(jù)視為無效。數(shù)據(jù)的發(fā)送和接收過程見圖3所示，與主模式下基本相似，只是移位寄存器的數(shù)據(jù)移出和輸入方向與之相反。
圖3 主片和從片發(fā)送和接收操作
3 SPI模塊功能設計
3．1 模塊劃分
根據(jù)功能定義及SPI的工作原理，將整個SPI IP劃分為8個子模塊：APB接口模塊、時鐘分頻模塊、發(fā)送數(shù)據(jù)FIFO模塊、接收數(shù)據(jù)FIFO模塊、寄存器控制模塊、命令解析模塊、中斷處理模塊及發(fā)送接收數(shù)據(jù)模塊。整個SPI模塊劃分結構圖如圖4所示。
圖4 數(shù)據(jù)傳輸結構
在這些模塊中，Tx—FIFO和Rx—FIFO用來做接收發(fā)送數(shù)據(jù)的FIFO。DMA／INT是中斷控制模塊，通知MCU或者DMA發(fā)送或者接收數(shù)據(jù)的FIFO。CMD ANALYSIS模塊用來解析在從模式下Host發(fā)過來的命令。CTRl/Register用來放置寄存器，供MCU讀寫配置SPI的各種參數(shù)。Shifter用來做串并轉(zhuǎn)換，收發(fā)送數(shù)據(jù)。Clock模塊用來產(chǎn)生主模式下時鐘。
3．2 設計方案
通過深入分析SPI的四種傳輸協(xié)議可以發(fā)現(xiàn)，根據(jù)一種協(xié)議，只要對串行同步時鐘進行轉(zhuǎn)換，就能得到其余的三種協(xié)議。為了簡化設計，規(guī)定如果要連續(xù)傳輸多個數(shù)據(jù)，在兩個數(shù)據(jù)傳輸之問插入一個串行時鐘的空閑等待，這樣狀態(tài)機只需兩種狀態(tài)(空閑和工作)就能正確工作。相比其它設計，在基本不降低性能的前提下，思路比較精煉、清晰，能夠大大縮短寫代碼的時間，降低出錯率。
此SPI模塊有兩種工作方式：查詢方式和DMA方式。查詢方式通過處理器核監(jiān)視SPI的狀態(tài)寄存器來獲取其所處的狀態(tài)，從而決定下一步動作。
DMA方式由DMA模塊控制數(shù)據(jù)在內(nèi)存和SPI間的交換，而不需要處理器核的參與，有效提高了總線利用率。
外部MCU可以通過和內(nèi)部MCU通訊的方式，把從模式的SPI配置成可以解析命令的模式，這樣外部主模式的SPI可以在SSN低電平的時候連續(xù)傳輸多位數(shù)據(jù)，在下降沿的第一個數(shù)據(jù)被認為是命令。從模式的SPI可以解析這些命令然后做相應的操作。這些操作主要包括，清除接收FIFO或者發(fā)送FIFO中的數(shù)據(jù)，選擇MCU或者DMA來作為數(shù)據(jù)交互的對象等，可以大大節(jié)省和MCU交互所需要的帶寬。
作為主要組成部分的寄存器控制模塊和SPI核心模塊采用同步電路設計，它們之間的通訊采用異步電路設計。這些主要是考慮到SPI的帶寬通過MCU的控制是可調(diào)的。SPI核心部分的時鐘頻率可調(diào)，可實現(xiàn)多種帶寬，增加了本設計SPI的靈活性。
3．3 電路實現(xiàn)
為了保證RTL代碼的正確性，對IP的功能進行全面的仿真驗證。仿真包括RTL級和門級仿真驗證。RTL級仿真是將代碼文件調(diào)入硬件描述語言的仿真軟件進行功能仿真，門級仿真包括布局布線前和布局布線后仿真。布局布線后仿真，獲得精確的時延參數(shù)。將RTL級代碼轉(zhuǎn)換成門級網(wǎng)表，0．13um工藝標準單元庫。
在傳統(tǒng)的設計流程中進行功能驗證，首先需要通過寫測試矢量的方式給需要進行功能測試的模塊加激勵，然后通過觀察模塊的輸出結果，判斷模塊的功能是否正確。但是在寫測試矢量時，測試工程師是在自己對模塊功能理解的基礎上進行的。這樣就存在一個問題，測試矢量對模塊的激勵有可能是不完備的，還有可能是錯誤的，但測試矢量的激勵并沒有使錯誤體現(xiàn)出來；也有可能模塊的功能是正確的，誤報錯誤使驗證過程變得非常低效。為避免以上問題，對本設計模塊的功能驗證中，采用系統(tǒng)級驗證環(huán)境。該環(huán)境由IP總線、驅(qū)動器、監(jiān)視器、外部模塊和協(xié)調(diào)它們工作的腳本組成。組成系統(tǒng)的各模塊可以按需要加人環(huán)境。每次驗證過程就是相應的激勵作用于環(huán)境的過程。驗證結果由環(huán)境產(chǎn)生、檢驗和輸出。以保證測試矢量的完備性和正確性。
該驗證環(huán)境在LINUX操作系統(tǒng)下，仿真器采用Cadence公司的Nc—verilog，支持C／C++、Verilog和VHDL協(xié)同仿真，可以直接把SPI模塊掛在驗證環(huán)境中，通過Verilog的$readmemh任務讀入軟件激勵進行驗證。
在系統(tǒng)時鐘為36MHz的情況下，圖5(a)給出了CPOL=0，CPHA=1時，發(fā)送6位數(shù)據(jù)的仿真結果。圖5(b)給出了在CPOL=0，CPHA=0的情況下，接收6位數(shù)據(jù)的仿真結果。
圖5 仿真結果
這兩個仿真結果說明本設計完全支持4種SPI傳輸協(xié)議，而且能夠以最大的速率無縫傳輸數(shù)據(jù)。
4 結束語
本設計的SPI可作為IP核嵌入監(jiān)控系統(tǒng)SOC芯片中。芯片通過流片驗證，各項指標已達到了原設計的要求，通過板級測試，芯片中SPI能支持4種傳輸協(xié)議，工作的最高頻率可達18M bps，在一秒鐘內(nèi)能夠抓圖或者回顯l5幀圖像，達到業(yè)內(nèi)較高水平。本設計中的不足之處是沒有做數(shù)據(jù)校驗，隨著市場需求的提高，可在設計中增加CRC校驗以增加數(shù)據(jù)的正確性，提高系統(tǒng)效率。
下載文檔
