MOSFET的諧極驅(qū)動

1.引言
在過去的十幾年中，大功率場效應(yīng)管（MOSFET）引發(fā)了電源工業(yè)的革命，而且大大地促進(jìn)了電子工業(yè)其他領(lǐng)域的發(fā)展。由于MOSFET具有更快的開關(guān)速度，電源開關(guān)頻率可以做得更高，從20kHz到200kHz甚至400kHz到現(xiàn)在的MHz.開關(guān)電源的體積變得更小，由此產(chǎn)生了大量使用小型電源的新產(chǎn)品。開關(guān)頻率的提高加快了暫態(tài)響應(yīng)速度，縮小了元件體積，提高了功率密度。但是也帶來了一些問題，如高開關(guān)頻率造成了過大的開關(guān)損耗，使得電源效率的降低。 [1]
然而功率場效應(yīng)管（MOSFET）的驅(qū)動損耗限制了功率變換器在高開關(guān)頻率下的效率。利用LC諧振技術(shù)可以降低這種損耗，而且在充放電的過程中恢復(fù)了大部分的能量，對門極電壓進(jìn)行了有效的鉗位，而且不會限制占空比。

2.MOSFET的驅(qū)動損耗
幾乎所有的現(xiàn)在MOSFET功率變換器都用傳統(tǒng)的圖騰柱驅(qū)動，電源VDD提供的總的能量

（1）式中Ts是開關(guān)周期，F(xiàn)s是開關(guān)頻率，iDD是跟隨VDD的瞬態(tài)電流。這個(gè)電流會隨主MOSFET的電壓Vgs從0變到VDD而變化。而門極的電流總量是

公式（3）描述了一個(gè)門極驅(qū)動損耗和開關(guān)頻率的關(guān)系。更重要的是它反映了兩方面的問題：
1） 對于特定的應(yīng)用和一個(gè)給定的VDD ，如果頻率不變，那損耗的系數(shù)就不能改變了。

2） 降低門極阻抗RG（一個(gè)包含了MOSFET門極阻抗，驅(qū)動設(shè)備開通阻抗和其他配線和封裝阻抗的集總參數(shù)）并不能使驅(qū)動損耗降低。一個(gè)更小的RG使充放電時(shí)間減少，但是升高了電流幅值，驅(qū)動損耗并不改變。

3.諧振驅(qū)動技術(shù)
為了降低（3）中的損耗，諧振驅(qū)動技術(shù)受到了重視，它利用一個(gè)LC電路去給MOSFET的VGS充電和放電。C是固有的門極電容

L根據(jù)情況來設(shè)定。

使用門極驅(qū)動技術(shù)要考慮以下因素：
A. 高頻PWM變換器需要較快的門極驅(qū)動速度
對于非諧振變換器，PWM變換器的開關(guān)損耗隨著其頻率的升高快速增加。首先，必需降低VGS上升下降轉(zhuǎn)換時(shí)間讓它維持在一個(gè)穩(wěn)定的損耗水平。而且，VGS 轉(zhuǎn)換時(shí)間限制了最大和最小的占空比。當(dāng)開關(guān)頻率變高時(shí)，同樣的占空比范圍需要更小的轉(zhuǎn)換時(shí)間。

大部分的商用功率MOSFET管都是增強(qiáng)型設(shè)備（Vth>0的N溝道），一些諧振驅(qū)動的放電電壓VGS會由于LC并聯(lián)諧振[2][3]而降到0V以下。過多的VGS 振蕩延遲了開通轉(zhuǎn)換，降低了可用的占空范圍，而且會有額外的 驅(qū)動能量。

B. 防止高頻開關(guān)狀態(tài)下的誤導(dǎo)通
當(dāng)開關(guān)管工作在高頻狀態(tài)造成VGS轉(zhuǎn)換時(shí)間上升時(shí)，PWM變換器的開關(guān)點(diǎn)S電壓下降速度（dV/dt）就會加快。S點(diǎn)在圖2的同步BUCK變換器上。當(dāng)有M1導(dǎo)通，S點(diǎn)的電壓迅速下降，給M2的寄生電容CGD注入一個(gè)瞬態(tài)電流（iDG CGD （dV/dt））。如果iDG過高，產(chǎn)生了開關(guān)電壓VGS，M2就會誤導(dǎo)通[4].為了不讓M2誤導(dǎo)通，一個(gè)低阻抗的通路必須存在于它的柵極和源極之間（如圖3）。

4.一種新的諧振驅(qū)動器
為了解決上面的問題，我們提出了一種新的諧振驅(qū)動器[5]，如圖3所示，在這個(gè)電路里面，一個(gè)互補(bǔ)的驅(qū)動對MDR1和MDR2和傳統(tǒng)的驅(qū)動器一樣。一個(gè)電感LR在諧振元件插入，兩個(gè)二極管DDR1和DDR2用來鉗位VGS和用來恢復(fù)驅(qū)動能量。開關(guān)管在開通或關(guān)斷LR才會出現(xiàn)諧振電流，占空比的變化不影響電路工作。而且，當(dāng)二極管恢復(fù)驅(qū)動能量時(shí)，就提供了一個(gè)相應(yīng)的低阻抗通路。

我們根據(jù)圖3b的波形來解釋一下這個(gè)電路。在一開始的時(shí)候VGS=0（t<t1），兩個(gè)驅(qū)動管都是關(guān)斷的，電感電流為零。在t1時(shí)刻，MDR1開通和一個(gè)電壓脈沖出現(xiàn)在MDR1和MDR2的連接點(diǎn)。這時(shí)候電感電流 iLR和電容電壓開始上升，直到在t2時(shí)刻，當(dāng)VGS_M1=VDD和iLR=IPEAK 這個(gè)過程結(jié)束。如果諧振電路的品質(zhì)因數(shù)Q足夠高，IPEAK和上升時(shí)間tr=t2-t1計(jì)算出來。

CG_M1是一個(gè)相等的門極電容M1，ZO是諧振電路的特征阻抗，WO是諧振頻率。在t2到t3這個(gè)時(shí)間，VGS_M1被DDR1和iLR鉗位在VDD.在t3時(shí)刻 MDR1關(guān)斷，能量恢復(fù)過程初始化：電感電流導(dǎo)通了體二極管MDR2，電流通路MDR2—LR——DDR1—VDD.穩(wěn)態(tài)電壓VDD穿過LR時(shí)，電感電流的減少是線性的，恢復(fù)時(shí)間trec（=t4-t3）可以簡單表示為

在時(shí)間t1到t2 ，從直流電源VDD轉(zhuǎn)換到諧振電感的能量為

，門極電容的能量為
。這些能量在時(shí)間t3~t4會返回給電源VDD。因?yàn)槟芰糠答伒脑?，圖3的電路能量損耗比傳統(tǒng)的門
極驅(qū)動要小。在t5到t6這段時(shí)間，諧振出現(xiàn)，電容能量

轉(zhuǎn)換到電感中

，t6到t7只是能量的續(xù)流，最后t7到t8電感能量回給電源。

這個(gè)電路和傳統(tǒng)的驅(qū)動電路相比有以下優(yōu)點(diǎn)：
驅(qū)動能量可以在充放電轉(zhuǎn)換過程中恢復(fù)。在上文已經(jīng)提到這個(gè)問題，這個(gè)可以通過更詳細(xì)的計(jì)算來說明這一點(diǎn)，RG是阻值，包含MDR通態(tài)阻抗和LR的寄生電阻，主MOSFET M1的門極阻抗和其他配線的電阻，充電諧振過程中暫態(tài)電感電流iLR為



VGS鉗位提供了快速啟動和優(yōu)化的過驅(qū)動電壓，二極管DDR1和DDR2 不但起能量恢復(fù)的作用，而且把VGS鉗位在0或者VDD，防止過驅(qū)動。對于給定功率的MOSFET，圖3中的驅(qū)動速度主要從諧振電感LR決定。選擇小的LR可以提高的轉(zhuǎn)換速度，增大能量了損耗。對于多數(shù)的高頻應(yīng)用，MOSFET上升/下降時(shí)間由最大上升時(shí)間決定。在這樣的情況下，LR的選擇要滿足以下要求

5.實(shí)驗(yàn)結(jié)果
按圖4（a）進(jìn)行實(shí)驗(yàn) M2驅(qū)動管用ZETEX公司的ZXMD63C02X 其N溝道源漏極通態(tài)阻抗為0.13歐，P溝道源漏極通態(tài)阻抗為0.27歐。M1 主開關(guān)管用Vishay Sliconix公司的Si7442DP，源漏極通態(tài)阻抗為2.6毫歐，門極阻抗為1.2歐。當(dāng)LR=470nH時(shí)，實(shí)驗(yàn)波形如圖4（b）所示，第一個(gè)波形D是功率MOS管的占空比驅(qū)動波形，第二個(gè)是諧振電感LR的波形，第三個(gè)是MOS管源極和柵極的電壓。這些波形和圖3的波形基本一樣。最后一個(gè)波形是驅(qū)動的損耗，并用選擇不同的電感進(jìn)行比較得出的結(jié)果，選擇合適的諧振電感可以有效降低驅(qū)動損耗

5 結(jié)論
隨著PWM開關(guān)頻率的提高，一個(gè)很小的電感可以用在現(xiàn)在的諧振電路上，使得把諧振驅(qū)動電路做成集成電路成為可能。而軟開關(guān)技術(shù)的發(fā)展使得主開關(guān)管得開關(guān)損耗進(jìn)一步減小，在小功率的電源中開關(guān)管的驅(qū)動損耗將會成為不可忽略的損耗之一。要進(jìn)一步提高電源效率，驅(qū)動損耗不能忽略，相信諧振技術(shù)將會在驅(qū)動芯片中廣泛應(yīng)用。
參考文獻(xiàn)
[1] 楊勇 “如何降低MOSFET的開關(guān)損耗”電工技術(shù)雜志 1995 （4） 31-33
[2] S. H. Weinberg， “A novel lossless resonant MOSFET driver，” in Proc.Power Electron. Spec. Conf.， 1992， pp. 1003–1010.
[3] I. D. de Vries， “A resonant power MOSFET/IGBT gate driver，” in Proc.Appl. Power Electron. Conf.， 2002， pp. 179–185.
[4]B. Razavi， Design of Analog CMOS Integrated Circuits. New York：McGraw-Hill， 2001，pp. 166–169.
[5] I Yuhui Chen “A Resonant MOSFET Gate Driver With Efficient Energy Recovery”IEEE TRANSACTIONS ON POWER ELECTRONICS. 2004 2（3） 473-476