一種折疊共源共柵運(yùn)算放大器的設(shè)計(jì)

1引言

隨著集成電路技術(shù)的不斷發(fā)展，高性能運(yùn)算放大器廣泛應(yīng)用于高速模/數(shù)轉(zhuǎn)換器（ADC）、數(shù)/模轉(zhuǎn)換器（DAC）、開關(guān)電容濾波器、帶隙電壓基準(zhǔn)源和精密比較器等各種電路系統(tǒng)中，成為模擬集成電路和混合信號(hào)集成電路設(shè)計(jì)的核心單元電路，其性能直接影響電路及系統(tǒng)的整體性能，高性能運(yùn)算放大器的設(shè)計(jì)一直是模擬集成電路設(shè)計(jì)研究的熱點(diǎn)之一，以折衷滿足各種應(yīng)用領(lǐng)域的需要。

許多現(xiàn)代集成CMOS運(yùn)算放大器被設(shè)計(jì)成只驅(qū)動(dòng)電容負(fù)載。有了這樣只有電容的負(fù)載，對(duì)于運(yùn)放放大器，就沒有必要使用電壓緩存器來獲得低輸出阻抗，因此，有可能設(shè)計(jì)出比那些需要驅(qū)動(dòng)電阻負(fù)載的運(yùn)算放大器具有更高速度和更大的信號(hào)幅度的運(yùn)算放大器。通過在一個(gè)只驅(qū)動(dòng)電容負(fù)載的運(yùn)算放大器輸出端只有一個(gè)高阻抗節(jié)點(diǎn)，可以獲得這些提高，這些運(yùn)算放大器在其他節(jié)點(diǎn)看到的導(dǎo)納與MOS管的跨導(dǎo)在一個(gè)量級(jí)上，因此他們具有低阻抗。

有了所有相對(duì)低阻抗的內(nèi)部節(jié)點(diǎn)，運(yùn)算放大器的速度得到最大化，這里還應(yīng)該提到的是：這些低節(jié)點(diǎn)阻抗使得所有節(jié)點(diǎn)而不是輸出節(jié)點(diǎn)的電壓信號(hào)降低，然而，各種晶體管的電流信號(hào)可能非常大，對(duì)這些運(yùn)算放大器，應(yīng)看到補(bǔ)償通常是由負(fù)載電容達(dá)到的，這樣，當(dāng)負(fù)載電容變大，運(yùn)算放大器通常變得更穩(wěn)定也更慢，這些現(xiàn)代晶體管最重要的參數(shù)之一是他們的跨導(dǎo)值（即輸出電流和輸入電流的比）。因此，一些設(shè)計(jì)者稱這些現(xiàn)代運(yùn)算放大器為跨導(dǎo)運(yùn)算放大器或者運(yùn)算跨導(dǎo)放大器（OTA）。

在各種OTA結(jié)構(gòu)中，折疊共源共柵運(yùn)放結(jié)構(gòu)的運(yùn)算放大器可以使設(shè)計(jì)者優(yōu)化二階性能指標(biāo)，這一點(diǎn)在傳統(tǒng)的兩極運(yùn)算放大器中是不可能的，特別是共源共柵技術(shù)對(duì)提高增益、增加PSRR值和在輸出端允許自補(bǔ)償是有用的。這種靈活性允許在CMOS工藝中發(fā)展高性能無緩沖運(yùn)算放大器，目前，這樣的放大器已被廣泛應(yīng)用無線電通信的集成電路中。

本文介紹的運(yùn)放是一種采用TSMC0.18μmMixedSignalSALICIDE（1P6M，1.8V/3.3V）CMOS工藝的折疊共源共柵運(yùn)放，并對(duì)其進(jìn)行了DC，AC及瞬態(tài)分析，最后與設(shè)計(jì)指標(biāo)進(jìn)行比較。

2電路結(jié)構(gòu)分析

如圖1所示，該圖是一個(gè)差動(dòng)輸入單端輸出設(shè)計(jì)，他的基本思想是將共源共柵MOS管應(yīng)用于輸出差動(dòng)對(duì)中，但使用的MOS管與輸入級(jí)中使用的那些MOS管類型相反，例如，圖中由M1和M2組成的差動(dòng)對(duì)MOS管為N溝道。而由M1c和M2c組成的共源共柵MOS管是P溝道MOS管，這種相反類型MOS管得安排允許這個(gè)單增益級(jí)放大器的輸出在相同偏置電壓水平上作為輸入信號(hào)。應(yīng)該提到的是：即使一個(gè)折疊式共源共柵放大器基本上是一個(gè)單增益級(jí)，他的增益也可能非常合理，約為700-3000。出現(xiàn)這樣一個(gè)高增益是因?yàn)樵鲆媸怯奢斎肟鐚?dǎo)和輸出阻抗的情況決定的，輸出阻抗由于使用了共源共柵技術(shù)而非常高。

圖中顯示的差動(dòng)到單端的轉(zhuǎn)變是由M5，M5c，M6，M6c。組成的寬幅鏡像電流源實(shí)現(xiàn)的，在差動(dòng)輸出設(shè)計(jì)中，這些可能被2個(gè)寬幅共源共柵電流吸收器所代替，并且可以添加共模反饋電路。

補(bǔ)償通過負(fù)載電容CL實(shí)現(xiàn)，并實(shí)現(xiàn)了主要極點(diǎn)補(bǔ)償。在負(fù)載電容非常小的應(yīng)用中，有必要添加附加的補(bǔ)償電容與負(fù)載并聯(lián)來保證穩(wěn)定性。如果想要超前補(bǔ)償，可以添加一個(gè)電阻與CL串聯(lián)，當(dāng)在一些應(yīng)用中不可能實(shí)現(xiàn)超前補(bǔ)償時(shí)，例如當(dāng)補(bǔ)償電容主要由負(fù)載電容提供時(shí)，這種方法在很多情況下都適用，而許多設(shè)計(jì)者似乎沒有意識(shí)到這一點(diǎn)（也就是說，在很多情況下，都可以在負(fù)載電容上串聯(lián)一個(gè)電阻）。

輸入差動(dòng)對(duì)MOS管的偏置電流等于Ib1/2。P溝道共源共柵MOS管在任意一個(gè)（M1c或者M(jìn)2c）的偏置電流，等于M3或者M(jìn)4的漏極電流減去Ib1/2，因?yàn)椋╓/L）3=（W/L）4=（W/L）8b，所以這個(gè)漏極電流由Ib和（W/L）81/（W/L）11比率確定，由于共源共柵晶體管之一的偏置電流由電流相減得到，所以他要準(zhǔn)確建立，需要Ib2和Ib3從一個(gè)單偏置網(wǎng)絡(luò)得到。此外，得到這些電流的任何鏡像電流源應(yīng)由單位大小的MOS管并聯(lián)形成的MOS管組成，這種方法可以消除寬度不同的MOS管引起的二階效應(yīng)造成的誤差。

3測(cè)試分析

Vdd=3V，Ib=62.5μA，CL=5pF

圖1中各MOS管的參數(shù)如表1所示。
對(duì)圖1所示的運(yùn)算放大器進(jìn)行仿真，開環(huán)結(jié)構(gòu)的電壓傳輸曲線、頻率響應(yīng)、小信號(hào)增益、輸出和輸出電阻都可以仿真。
從圖2中看出：開環(huán)輸出電壓擺幅從0.3-2.7V，最后得到仿真結(jié)果與設(shè)計(jì)指標(biāo)的比較，見表2。

4結(jié)語

本文解釋的運(yùn)放是一種折疊共源共柵運(yùn)放，具有高直流開環(huán)增益、低輸入失調(diào)電壓、高速等特點(diǎn)，TSMC0.18混合信號(hào)雙阱CMOS工藝的BSIM3（V3.2）模型參數(shù)，利用HSpiceW-2005.03等仿真工具對(duì)其進(jìn)行了DC，AC及瞬態(tài)分析。

仿真結(jié)果表明，本文實(shí)現(xiàn)的運(yùn)放具有73dB的直流開環(huán)增益，在5pF的負(fù)載電容條件下，運(yùn)放的單位增益頻率為3MHz，相位裕度為88°，輸出電阻為47.8MΩ。

可以看出，設(shè)計(jì)幾乎是令人滿意的，微小的調(diào)節(jié)可以通過改變W/L比或直流使放大器工作在指定的范圍。