OC(open collector)是集電極開路,必須外界上拉電阻和電源才能將開關(guān)電平作為高低電平用。否則它一般只作為開關(guān)大電壓和大電流負(fù)載,所以又叫做驅(qū)動(dòng)門電路。 集電極開路
上拉電阻:1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí),如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V),這時(shí)就需要在TTL的輸出端接上拉電阻,以提高輸出高電平的值。2、OC門電路必須加上拉電阻,才能使用。3、為加
簡(jiǎn)介:由上下拉電阻的作用引出本文的內(nèi)容,OC和OD門。OC(open collector)是集電極開路,必須外界上拉電阻和電源才能將開關(guān)電平作為高低電平用。否則它一般只作為開關(guān)大電壓
1)防止三極管受噪聲信號(hào)的影響而產(chǎn)生誤動(dòng)作,使晶體管截止更可靠!三極管的基極不能出現(xiàn)懸空,當(dāng)輸入信號(hào)不確定時(shí)(如輸入信號(hào)為高阻態(tài)時(shí)),加下拉電阻,就能使有效接地。特別是GPIO連接此基極的時(shí)候,一般在GPIO所在I
一、定義1、上拉就是將不確定的信號(hào)通過一個(gè)電阻嵌位在高電平!“電阻同時(shí)起限流作用”!下拉同理!2、上拉是對(duì)器件注入電流,下拉是輸出電流3、弱強(qiáng)只是上拉電阻的阻值不同,沒有什么嚴(yán)格區(qū)分4、對(duì)于非集電極
1)防止三極管受噪聲信號(hào)的影響而產(chǎn)生誤動(dòng)作,使晶體管截止更可靠!三極管的基極不能出現(xiàn)懸空,當(dāng)輸入信號(hào)不確定時(shí)(如輸入信號(hào)為高阻態(tài)時(shí)),加下拉電阻,就能使有效接地。特別是GPIO連接此基極的時(shí)候,一般在GPIO所在I
常見各類技術(shù)資料上,有些技術(shù)規(guī)范寫道“無用的管腳不允許懸空狀態(tài),必須接上拉或下拉電阻以提供確定的工作狀態(tài)”。這個(gè)提法基本是對(duì)的,但也不全對(duì)。下面詳
一、定義:上拉就是將不確定的信號(hào)通過一個(gè)電阻嵌位在高電平!電阻同時(shí)起限流作用!下拉同理!上拉是對(duì)器件注入電流,下拉是輸出電流;弱強(qiáng)只是上拉電阻的阻值不同,沒有什么嚴(yán)格區(qū)分;對(duì)于非集電極(或漏極)開路輸出型電路
上拉電阻:1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí),如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V),這時(shí)就需要在TTL的輸出端接上拉電阻,以提高輸出高電平的值。2、OC門電路必須加上拉電阻,才能使用。3、為加
三態(tài)門的高阻態(tài),是否可以用上拉或者下拉電阻,將其拉到高電平或低電平呢? 加上拉或下拉電阻當(dāng)然可以使其為高電平或低電平。本來三態(tài)門高阻態(tài)就是為了讓這條線上的其它器件上拉或者下拉。但加電阻上拉或者下拉,三態(tài)
上拉電阻:1、當(dāng)TTL 電路驅(qū)動(dòng)COMS 電路時(shí),如果TTL 電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V),這時(shí)就需要在TTL 的輸出端接上拉電阻,以提高輸出高電平的值。2、OC 門電路必須加上拉電阻,才能使用。3、
上拉電阻:1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí),如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V),這時(shí)就需要在TTL的輸出端接上拉電阻,以提高輸出高電平的值。2、OC門電路必須加上拉電阻,才能使用。3、為
圖2.9舉例說明了一個(gè)ECL或GAAS射極跟隨器輸出電路。該電路在HI和LO兩個(gè)狀態(tài)都有電流流過。對(duì)于10KH和10G產(chǎn)品系列,兩者的邏輯HI和LO輸出電壓都是相近的,盡管不同的ECL和GAAS射極耦合邏輯系列在溫度軌跡特性上存在細(xì)