-
基于VHDL語言的作息時間控制器設(shè)計(jì)
摘要:針對原來簡單的EDA技術(shù)在實(shí)際應(yīng)用中存在的問題,提出了一種基于VHDL語言的作息時間控制器設(shè)計(jì)方法,對分頻模塊、時間調(diào)整模塊、計(jì)數(shù)器模塊以及顯示模塊這4個功能模塊的設(shè)計(jì)進(jìn)行了詳細(xì)分析。
-
基于VHDL語言的作息時間控制器設(shè)計(jì)
摘要:針對原來簡單的EDA技術(shù)在實(shí)際應(yīng)用中存在的問題,提出了一種基于VHDL語言的作息時間控制器設(shè)計(jì)方法,對分頻模塊、時間調(diào)整模塊、計(jì)數(shù)器模塊以及顯示模塊這4個功能模塊的設(shè)計(jì)進(jìn)行了詳細(xì)分析。
