集成運放A與R1成短路電流放大器,B與R2~R6、W1構成一個反相加法器,,對運放A的輸出電壓V1起放大作用,其中R3,R4與W1構成電路,如果輸入i=0時,運放B的輸出電壓VO≠0,
加法器是為了實現(xiàn)加法的。即是產生數(shù)的和的裝置。加數(shù)和被加數(shù)為輸入,和數(shù)與進位為輸出的裝置為半加器。若加數(shù)、被加數(shù)與低位的進位數(shù)為輸入,而和數(shù)與進位為輸出則為全加器。常用作計算機算術邏輯部件,執(zhí)行邏輯操作、移位與指令調用。