提出了在嵌入式平臺(tái)上用CPLD實(shí)現(xiàn)實(shí)時(shí)圖像增強(qiáng)算法的解決方案,并加以實(shí)現(xiàn)。重點(diǎn)討論了經(jīng)過(guò)改進(jìn)的圖像增強(qiáng)算法以及使用CPLD實(shí)現(xiàn)的具體方法,介紹了所采用的嵌入式平臺(tái)的總體結(jié)構(gòu)。 通常,在擁有DSP或
用CPLD實(shí)現(xiàn)嵌入式平臺(tái)上的實(shí)時(shí)圖像增強(qiáng)
又一家著名的客戶已經(jīng)把 CAST 公司的 JPEG Encoder IP Core 用于一款創(chuàng)新產(chǎn)品?!? Kapsch TrafficCom 的總部位于奧地利,分支機(jī)構(gòu)遍布全球,是一家提供創(chuàng)新的道路交通遠(yuǎn)程信息處理解決方案的國(guó)際供應(yīng)商,該公司
摘 要:本文在LabVIEW和NI-IMAQ Vision軟件平臺(tái)下,利用通用圖像采集卡開(kāi)發(fā)一種圖像實(shí)時(shí)采集處理虛擬儀器系統(tǒng)。通過(guò)調(diào)用動(dòng)態(tài)鏈接庫(kù)驅(qū)動(dòng)通用圖像采集卡完成圖像采集,采集圖像的幀速率達(dá)到25幀每秒。利用NI-IMAQ
摘 要:本文在LabVIEW和NI-IMAQ Vision軟件平臺(tái)下,利用通用圖像采集卡開(kāi)發(fā)一種圖像實(shí)時(shí)采集處理虛擬儀器系統(tǒng)。通過(guò)調(diào)用動(dòng)態(tài)鏈接庫(kù)驅(qū)動(dòng)通用圖像采集卡完成圖像采集,采集圖像的幀速率達(dá)到25幀每秒。利用NI-IMAQ
LabVIEW應(yīng)用于實(shí)時(shí)圖像采集及處理系統(tǒng)
針對(duì)彈載圖像采集設(shè)備與地面測(cè)試臺(tái)之間大量實(shí)時(shí)圖像數(shù)據(jù)高速傳輸?shù)膯?wèn)題,提出了采用LVDS技術(shù)與FPGA相結(jié)合的解決方案,詳細(xì)介紹了實(shí)時(shí)圖像數(shù)據(jù)傳輸部分的硬件組成及工作原理。實(shí)驗(yàn)結(jié)果表明,該方案的數(shù)據(jù)傳輸速度達(dá)到20 MB/s,很好地滿足了實(shí)時(shí)圖像數(shù)據(jù)發(fā)送和接收的速度要求。
摘要: 本文主要介紹了基于CPCI 總線設(shè)計(jì)的實(shí)時(shí)信號(hào)處理業(yè)務(wù)所需的一種專用設(shè)備平臺(tái)。平臺(tái)基本方案的主要部分是采用DSP+FPGA混用設(shè)計(jì)的業(yè)務(wù)板、電氣接口以及物理形狀因數(shù)。架構(gòu)設(shè)計(jì)選擇開(kāi)放式的Compact PCI總線作為基
摘要: 本文主要介紹了基于CPCI 總線設(shè)計(jì)的實(shí)時(shí)信號(hào)處理業(yè)務(wù)所需的一種專用設(shè)備平臺(tái)。平臺(tái)基本方案的主要部分是采用DSP+FPGA混用設(shè)計(jì)的業(yè)務(wù)板、電氣接口以及物理形狀因數(shù)。架構(gòu)設(shè)計(jì)選擇開(kāi)放式的Compact PCI總線作為基
一種基于視頻解碼芯片與CPLD的實(shí)時(shí)圖像采集系統(tǒng),采用視頻解碼芯片SAA7114H進(jìn)行A/D轉(zhuǎn)換,在CPLD芯片XC95216的邏輯控制下通過(guò)乒乓緩存技術(shù)進(jìn)行數(shù)據(jù)存儲(chǔ)。
本文主要介紹的是采用ADI公司的ADSP-TS201S芯片實(shí)現(xiàn)的多DSP系統(tǒng)。
一種基于視頻解碼芯片與CPLD的實(shí)時(shí)圖像采集系統(tǒng),采用視頻解碼芯片SAA7114H進(jìn)行A/D轉(zhuǎn)換,在CPLD芯片XC95216的邏輯控制下通過(guò)乒乓緩存技術(shù)進(jìn)行數(shù)據(jù)存儲(chǔ)。
一種基于視頻解碼芯片與CPLD的實(shí)時(shí)圖像采集系統(tǒng),采用視頻解碼芯片SAA7114H進(jìn)行A/D轉(zhuǎn)換,在CPLD芯片XC95216的邏輯控制下通過(guò)乒乓緩存技術(shù)進(jìn)行數(shù)據(jù)存儲(chǔ)。
本文主要介紹的是采用ADI公司的ADSP-TS201S芯片實(shí)現(xiàn)的多DSP系統(tǒng)。
為了提高算法效率,實(shí)時(shí)處理圖像信息,本處理系統(tǒng)是基于DSP+FPGA混用結(jié)構(gòu)設(shè)計(jì)的。
為了提高算法效率,實(shí)時(shí)處理圖像信息,本處理系統(tǒng)是基于DSP+FPGA混用結(jié)構(gòu)設(shè)計(jì)的。