-
數(shù)字解調(diào)器設(shè)計(jì)與實(shí)現(xiàn)
摘要：針對(duì)通信系統(tǒng)中解調(diào)電路體積大、結(jié)構(gòu)復(fù)雜、抗干擾能力差等缺點(diǎn)，通過深入研究數(shù)字解調(diào)原理，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的QPSK全數(shù)字中頻解調(diào)器。該系統(tǒng)采用數(shù)字Costas環(huán)來完成載波同步電路設(shè)計(jì)，同時(shí)采用基于Gardner算法的位同步環(huán)路完成符號(hào)抽樣判決處理，并利用Modelsim和Matlab等軟件對(duì)各個(gè)關(guān)鍵技術(shù)模塊進(jìn)行了仿真驗(yàn)證，最后通過在線調(diào)試得到測(cè)試結(jié)果。測(cè)試結(jié)果表明，該數(shù)字解調(diào)系統(tǒng)具有較高的數(shù)據(jù)傳輸速率、較低的誤碼率以及較大的載波同步及位同步捕獲帶寬。
