-
基于FPGA實(shí)現(xiàn)異步串行通信
摘要：為了適應(yīng)全數(shù)字化自動(dòng)控制更加廣泛的應(yīng)用，采用現(xiàn)場可編程門陣列(FPGA)對異步串行通信控制器(UART)進(jìn)行多模塊的系統(tǒng)設(shè)計(jì)的方法，使串口通信的集成度更高。對UART系統(tǒng)結(jié)構(gòu)進(jìn)行了模塊化分解，可分為三個(gè)模塊：FP
-
STC12C5A60S2雙串口應(yīng)用
增強(qiáng)型8051芯片，具有雙串口。我以前通常采用軟件模擬一個(gè)串口來實(shí)現(xiàn)，要占用太多的系統(tǒng)資源。該芯片可以通過一個(gè)內(nèi)置的波特率發(fā)生器，實(shí)現(xiàn)兩個(gè)串口同時(shí)工作在一個(gè)波特率下，或一個(gè)通過內(nèi)置，一個(gè)通過TH1實(shí)現(xiàn)不同波特
-
單片機(jī)串行通信波特率的自適應(yīng)實(shí)現(xiàn)方法
在串行異步通信中，目前實(shí)現(xiàn)波特率自動(dòng)檢測并適應(yīng)的設(shè)計(jì)思想有多種，可是他們或者需要額外的硬件支持，或者實(shí)現(xiàn)時(shí)方法繁雜且軟件開銷大。文章介紹了一種簡單可靠的用軟件實(shí)現(xiàn)波特率自動(dòng)適應(yīng)的方法，并給出了仿真調(diào)試
-
基于FPGA的通用異步收發(fā)器設(shè)計(jì)
摘要：采用Verilog HDL語言作為硬件功能的描述，運(yùn)用模塊化設(shè)計(jì)方法分別設(shè)計(jì)了通用異步收發(fā)器(UART)的發(fā)送模塊、接收模塊和波特率發(fā)生器，并結(jié)合現(xiàn)場可編程門陣列(FPGA)的特點(diǎn)，實(shí)現(xiàn)了一個(gè)可移植的UART模塊。該設(shè)計(jì)不
