0 引言 隨著集成芯片功能的增強(qiáng)和集成規(guī)模的不斷擴(kuò)大,芯片的測試變得越來越困難,測試費(fèi)用往往比設(shè)計(jì)費(fèi)用還要高,測試成本已成為產(chǎn)品開發(fā)成本的重要組成部分,測試時(shí)間的長短也直接影響到產(chǎn)品上市時(shí)間進(jìn)而影響
0 引言 短波信道存在多徑時(shí)延、多普勒頻移和擴(kuò)散、高斯白噪聲干擾等復(fù)雜現(xiàn)象。為了測試短波通信設(shè)備的性能,通常需要進(jìn)行大量的外場實(shí)驗(yàn)。相比之下,信道模擬器能夠在實(shí)驗(yàn)室環(huán)境下進(jìn)行類似的性能測試,而且測試費(fèi)用
1、引言 在對采樣率為44.1kHz的AAC音頻進(jìn)行解碼時(shí),一幀的解碼時(shí)間須控制在23.22毫秒內(nèi)。且音頻中每一幀可包含1~48個(gè)聲道的數(shù)據(jù),若遇時(shí)序要求最嚴(yán)格的場合,即一幀包含48個(gè)聲道數(shù)據(jù),實(shí)時(shí)性則很難滿足,因此速度
用線性反饋移位寄存器(LFSR)產(chǎn)生碼序列對于流加密/解密是有用的。然而,這涉及冗長的LFSR,而且所產(chǎn)生的碼對防止竊聽還不夠復(fù)雜。本文給出一個(gè)產(chǎn)生冗長和復(fù)雜碼序列的非常簡單的技術(shù),適合于采用較小長度LFSR的密碼應(yīng)
74199移位寄存器組成的延時(shí)電路圖:
74199移位寄存器組成的延時(shí)電路圖:
CRC碼的計(jì)算及校驗(yàn)都用到模2的多項(xiàng)式除法,而多項(xiàng)式除法可以采用帶反饋的移位寄存器來實(shí)現(xiàn),因此,用DSP來實(shí)現(xiàn)CRC計(jì)算的關(guān)鍵是通過DSP來模擬一個(gè)移位寄存器(也就是模擬手寫多項(xiàng)式除法)。
CRC碼的計(jì)算及校驗(yàn)都用到模2的多項(xiàng)式除法,而多項(xiàng)式除法可以采用帶反饋的移位寄存器來實(shí)現(xiàn),因此,用DSP來實(shí)現(xiàn)CRC計(jì)算的關(guān)鍵是通過DSP來模擬一個(gè)移位寄存器(也就是模擬手寫多項(xiàng)式除法)。
依據(jù)非線性移位寄存器的原理,文中討論二元給定序列非線性反饋移位寄存器的綜合算法,用C語言編程,找到了產(chǎn)生該序列的非線性移位寄存器。