摘要:對(duì)雙網(wǎng)數(shù)字傳真機(jī)硬件系統(tǒng)中的編碼和譯碼電路進(jìn)行設(shè)計(jì),并采用FPGA芯片進(jìn)行系統(tǒng)實(shí)現(xiàn)和驗(yàn)證。其中的編譯碼電路分別采用兩級(jí)編碼和快速譯碼的思路,利用硬件描述語(yǔ)言設(shè)計(jì)和仿真,簡(jiǎn)化了邏輯電路的實(shí)現(xiàn)。驗(yàn)證測(cè)試
雙網(wǎng)傳真機(jī)的編譯碼電路設(shè)計(jì)與實(shí)現(xiàn)