運(yùn)算器

廣東首屆大學(xué)生單片機(jī)設(shè)計(jì)競(jìng)賽開賽

OFweek電子工程網(wǎng)訊　據(jù)南方日?qǐng)?bào)報(bào)道，可直觀讀取心跳、血壓、運(yùn)動(dòng)量等數(shù)據(jù)的智能手表、可自動(dòng)探查火情的微型直升機(jī)、可全天候智能澆水的電子園丁……這都是首屆廣東省大學(xué)生單片機(jī)應(yīng)用設(shè)計(jì)競(jìng)賽的參賽項(xiàng)

單片機(jī)內(nèi)部結(jié)構(gòu)分析

我們已知單片機(jī)的內(nèi)部有ROM、有RAM、有并行I/O口，那么，除了這些東西之外，單片機(jī)內(nèi)部究竟還有些什么，這些個(gè)零碎的東西怎么連在一起的，讓我們來對(duì)單片機(jī)內(nèi)部作一個(gè)完整的分析吧！看圖（1）（本圖太大，請(qǐng)大家找本

FPGA技術(shù)高頻疲勞試驗(yàn)機(jī)控制器

FPGA簡(jiǎn)介現(xiàn)場(chǎng)可編程門陣列FPGA(FieldProgrammable Gate Array)是美國Xilinx公司于1984年首先開發(fā)的一種通用型用戶可編程器件。FPGA既具有門陣列器件的高集成度和通用性，又有可編程邏輯器件用戶可編程的靈活性。FPGA

單片機(jī)基礎(chǔ)1：?jiǎn)纹瑱C(jī)的組成

單片機(jī)要自動(dòng)完成計(jì)算，它應(yīng)該具有哪些最重要的部分呢？我們以打算盤為例計(jì)算一道算術(shù)題。例：36＋163×156－166÷34?，F(xiàn)在要進(jìn)行運(yùn)算，首先需要一把算盤，其次是紙和筆。我們把要計(jì)算的問題記錄下來，然

基于Multisim的集成放大運(yùn)算器仿真分析

摘要：為了了解Multisim在實(shí)際電路設(shè)計(jì)與仿真中的應(yīng)用，在此以集成運(yùn)算放大器為研究對(duì)象，基于Multisim對(duì)其進(jìn)行了仿真分析，針對(duì)集成運(yùn)算放大器的三種不同連接方式，分別做了同比例運(yùn)算、反相比例運(yùn)算和差分放大等三

基于FPGA的多項(xiàng)式運(yùn)算器設(shè)計(jì)

摘要：在級(jí)數(shù)的基礎(chǔ)上，設(shè)計(jì)一種基于FPGA的多項(xiàng)式運(yùn)算器。利用該運(yùn)算器可以在數(shù)字系統(tǒng)設(shè)計(jì)中更好地處理和應(yīng)用各種函數(shù)。首先實(shí)現(xiàn)基于FPGA的多項(xiàng)式運(yùn)算器，利用這個(gè)基本單元，進(jìn)而實(shí)現(xiàn)了比較復(fù)雜的函數(shù)。經(jīng)過驗(yàn)證，該

基于FPGA的多項(xiàng)式運(yùn)算器設(shè)計(jì)

摘要：在級(jí)數(shù)的基礎(chǔ)上，設(shè)計(jì)一種基于FPGA的多項(xiàng)式運(yùn)算器。利用該運(yùn)算器可以在數(shù)字系統(tǒng)設(shè)計(jì)中更好地處理和應(yīng)用各種函數(shù)。首先實(shí)現(xiàn)基于FPGA的多項(xiàng)式運(yùn)算器，利用這個(gè)基本單元，進(jìn)而實(shí)現(xiàn)了比較復(fù)雜的函數(shù)。經(jīng)過驗(yàn)證，該

利用FFT IP Core實(shí)現(xiàn)FFT算法

結(jié)合工程實(shí)踐，介紹了一種利用FFT IP Core實(shí)現(xiàn)FFT的方法，設(shè)計(jì)能同時(shí)對(duì)兩路實(shí)數(shù)序列進(jìn)行256點(diǎn)FFT運(yùn)算，并對(duì)轉(zhuǎn)換結(jié)果進(jìn)行求模平方運(yùn)算，且對(duì)數(shù)據(jù)具有連續(xù)處理的能力。設(shè)計(jì)采用低成本的FPGA實(shí)現(xiàn)，具有成本低、性能高、

基于FPGA高精度浮點(diǎn)運(yùn)算器的FFT設(shè)計(jì)與仿真

摘要 基于IEEE浮點(diǎn)表示格式及FFT算法，提出一種基2FFT的FPGA方法，完成了基于FPGA高精度浮點(diǎn)運(yùn)算器的FFT的設(shè)計(jì)。利用VHDL語言描述了蝶形運(yùn)算過程及地址產(chǎn)生單元，其仿真波形基本能正確的表示輸出結(jié)果。 關(guān)鍵詞 快速

參數(shù)化可配置IP核浮點(diǎn)運(yùn)算器的設(shè)計(jì)與實(shí)現(xiàn)

參數(shù)化可配置IP核浮點(diǎn)運(yùn)算器的設(shè)計(jì)與實(shí)現(xiàn)

兩位BCD加減運(yùn)算器

400Hz發(fā)光二極管與運(yùn)算器放大器聯(lián)用的正鉉波電路

基于FPGA的64點(diǎn)FFT處理器設(shè)計(jì)

0 引 言 DFT作為DSP領(lǐng)域中時(shí)域和頻域轉(zhuǎn)換的基本運(yùn)算，存在運(yùn)算量太大的缺點(diǎn)，導(dǎo)致其應(yīng)用受到局限。 DFT快速算法FFT的提出，簡(jiǎn)化了DFT的運(yùn)算過程，使其在實(shí)時(shí)信號(hào)處理領(lǐng)域中得到廣泛應(yīng)用。FFT實(shí)現(xiàn)的方法包括軟件

基于FPGA的64點(diǎn)FFT處理器設(shè)計(jì)

0 引 言 DFT作為DSP領(lǐng)域中時(shí)域和頻域轉(zhuǎn)換的基本運(yùn)算，存在運(yùn)算量太大的缺點(diǎn)，導(dǎo)致其應(yīng)用受到局限。 DFT快速算法FFT的提出，簡(jiǎn)化了DFT的運(yùn)算過程，使其在實(shí)時(shí)信號(hào)處理領(lǐng)域中得到廣泛應(yīng)用。FFT實(shí)現(xiàn)的方法包括軟件