-
藍汛聯(lián)姻星光產(chǎn)業(yè)園 開建4萬平米云媒體數(shù)據(jù)中心
中國IDC產(chǎn)業(yè)聯(lián)盟訊 5月10日消息（桂軍）“互聯(lián)網(wǎng)改變生活，我們改變互聯(lián)網(wǎng)。”如果將這句話中的互聯(lián)網(wǎng)變換為云計算，相信也同樣適用。作為中國CDN行業(yè)的先行者和領(lǐng)導(dǎo)者，ChinaCache在云計算時代再度加速，
-
AVS解碼器在DSP平臺上的優(yōu)化
AVS(Audio Video Coding STandard)是由我國數(shù)字音視頻標準工作組制定的具有自主知識產(chǎn)權(quán)的第二代音視頻壓縮準。AVS實行1 元專利費用的原則，相比其它音視頻編解碼標準具有編碼效率高、專利費用低、授權(quán)模式簡單等優(yōu)勢
-
ARM核920T性能優(yōu)化之Cache
ARM核920T性能優(yōu)化之Cache
-
緩存和RAID如何提高IO
緩存和RAID如何提高IO
-
H.264視頻編碼器在DSP上的實現(xiàn)與優(yōu)化
摘要：在DM642 EVM平臺上實現(xiàn)了 H.264視頻編碼器，并從內(nèi)存分配、Cache優(yōu)化、代碼優(yōu)化以及匯編程序級優(yōu)化等幾個方面對編碼器進行了優(yōu)化。實驗結(jié)果表明，優(yōu)化后的編碼器能保持較高的圖象質(zhì)量和壓縮效率，并具有較好的
-
H.264視頻編碼器在DSP上的實現(xiàn)與優(yōu)化
H.264視頻編碼器在DSP上的實現(xiàn)與優(yōu)化
-
一個硬件高手的設(shè)計經(jīng)驗分享
一：成本節(jié)約 現(xiàn)象一：這些拉高/拉低的電阻用多大的阻值關(guān)系不大，就選個整數(shù)5K吧 點評：市場上不存在5K的阻值，最接近的是 4.99K（精度1%），其次是5.1K（精度5%），其成本分別比精度為20%的4.7K高4倍和2倍。20%精
-
基于龍芯2號處理器的SPEC 2000測試程序的分析與應(yīng)用
為了對我國自主研發(fā)的龍芯2號處理器的性能進行評價，獲取龍芯2號處理器性能的客觀數(shù)據(jù)。提出一種針對龍芯2號處理器的采用由國際標準性能評測組織開發(fā)的、專門用于評價CPU性能的SPEC CPU 2000測試程序的測試和分析的方法。該方法包括在Linux操作系統(tǒng)下安裝和配王SPEC 2000程序的要點和使用SPEC 2000程序?qū)埿?E處理器進行性能測試的具體流程，還包括對SPEC 2000程序運行結(jié)果的分析。目前該方法已經(jīng)應(yīng)用，效果良好。
-
ChinaCache在美國成功上市
近日，ChinaCache正式宣布其已于10月1日在美國納斯達克成功上市，成為國內(nèi)第一家在海外上市的中國互聯(lián)網(wǎng)內(nèi)容及應(yīng)用傳輸服務(wù)提供商。閱讀全文信息和相關(guān)新聞：
-
基于龍芯2號處理器的SPEC 2000測試程序的分析與應(yīng)用
基于龍芯2號處理器的SPEC 2000測試程序的分析與應(yīng)用
-
一種帶Cache的嵌入式CPU的設(shè)計與實現(xiàn)
一種帶Cache的嵌入式CPU的設(shè)計與實現(xiàn)
-
多核處理器設(shè)計九大要素
多核處理器設(shè)計九大要素
-
嵌入式編程需注意的Cache機制及其原理
1 Cache的原理 Cache即高速緩存，它的出現(xiàn)基于兩種因素：一、CPU的速度和性能提高很快，而主存速度較低且價格高；二、程序執(zhí)行的局部性特點。將速度較快而容量有限的SRAM構(gòu)成Cache，可以盡可能發(fā)揮CPU的高速度。
-
G.723.1算法在DSP上的優(yōu)化
1 引言 G.723.1是刪組織于1996年推出的一種低碼率的語音編碼算法標準，也是目前該組織頒布的語音壓縮標準中碼率最低的一種標準。G.723.1主要用于對語音及其它多媒體聲音信號的壓縮，目前在一些數(shù)字音視頻傳輸、高
-
G.723.1算法在DSP上的優(yōu)化
G.723.1算法在DSP上的優(yōu)化
-
用DSP優(yōu)化G.723.1算法
本文詳緇分紹了G.723.1標準的DSP代碼優(yōu)化工作，重點描述了代碼優(yōu)化的方法和本課題的創(chuàng)新點．對于算法中的一些函數(shù)提出了獨創(chuàng)性改寫方法?；诰€性匯編的優(yōu)化以及Cache的有效利用使本課題的工作取得了顯著成果，在沒有降低音質(zhì)的情況下，實現(xiàn)了DSP的語音實時編解碼。
-
用DSP優(yōu)化G.723.1算法
用DSP優(yōu)化G.723.1算法
-
C64x+ DSP高速緩存一致性分析與維護
高速緩存(CACHE)作為內(nèi)核和低速存儲器之間的橋梁，基于代碼和數(shù)據(jù)的時間和空間相關(guān)性，以塊為單位由硬件控制器自動加載內(nèi)核所需要的代碼和數(shù)據(jù)。如果所有程序和數(shù)據(jù)的存取都由內(nèi)核完成，基于CACHE的運行機制，內(nèi)核始終能夠得到存儲器中最新的數(shù)據(jù)。但是當有其它可以更改存儲器內(nèi)容的部件存在時，例如不需要內(nèi)核干預(yù)的直接數(shù)據(jù)存?。―MA）引擎，就可能出現(xiàn)由于CACHE的存在而導(dǎo)致內(nèi)核或者DMA不能夠得到最新數(shù)據(jù)的現(xiàn)象，也就是CACHE一致性的問題。
-
C64x+ DSP高速緩存一致性分析與維護
高速緩存(CACHE)作為內(nèi)核和低速存儲器之間的橋梁，基于代碼和數(shù)據(jù)的時間和空間相關(guān)性，以塊為單位由硬件控制器自動加載內(nèi)核所需要的代碼和數(shù)據(jù)。如果所有程序和數(shù)據(jù)的存取都由內(nèi)核完成，基于CACHE的運行機制，內(nèi)核始終能夠得到存儲器中最新的數(shù)據(jù)。但是當有其它可以更改存儲器內(nèi)容的部件存在時，例如不需要內(nèi)核干預(yù)的直接數(shù)據(jù)存?。―MA）引擎，就可能出現(xiàn)由于CACHE的存在而導(dǎo)致內(nèi)核或者DMA不能夠得到最新數(shù)據(jù)的現(xiàn)象，也就是CACHE一致性的問題。
-
硬件設(shè)計竅門
成本節(jié)約 現(xiàn)象一：這些拉高/拉低的電阻用多大的阻值關(guān)系不大，就選個整數(shù)5K吧 點評：市場上不存在5K的阻值，最接近的是4.99K（精度1%），其次是5.1K（精度5%），其成本分別比精度為20%的4.7K高4倍和2倍。20%精度的
