在往期相關(guān)文章中,CMOS門電路等知識(shí)具有所介紹。為增進(jìn)大家對(duì)CMOS的了解,本文將對(duì)CMOS在使用過程中需要注意的3點(diǎn)事項(xiàng)予以介紹。
目前應(yīng)用最廣泛的數(shù)字電路是TTL電路和CMOS電路。
靜電放電會(huì)給電子器件帶來破壞性的后果,它是造成集成電路失效的主要原因之一。隨著集成電路工藝不斷發(fā)展,CMOS電路的特征尺寸不斷縮小,管子的柵氧厚度越來越薄,芯片的面積規(guī)模越來越大,MOS管能承受的電流和電壓也越來越小,而外圍的使用環(huán)境并未改變,因此要進(jìn)一步優(yōu)化電路的抗ESD性能,如何使全芯片有效面積盡可能小、ESD性能可靠性滿足要求且不需要增加額外的工藝步驟成為IC設(shè)計(jì)者主要考慮的問題。
ESD(靜電放電)是CMOS電路中最為嚴(yán)重的失效機(jī)理之一,嚴(yán)重的會(huì)造成電路自我燒毀。論述了CMOS集成電路ESD保護(hù)的必要性,研究了在CMOS電路中ESD保護(hù)結(jié)構(gòu)的設(shè)計(jì)原理,分析了該結(jié)