-
BBC R&D采用賽靈思FPGA設(shè)計(jì)全新攝相機(jī)后背
21ic訊 賽靈思公司（Xilinx, Inc.）和 BBC R&D在美國廣播電視設(shè)備展 (NAB) 共同展出一種能夠通過互聯(lián)網(wǎng)協(xié)議 (IP) 網(wǎng)絡(luò)傳輸專業(yè)質(zhì)量視頻的原型攝像機(jī)后背(Stagebox)。BBC R&D Stagebox 可以安裝在任何廣播質(zhì)量級攝像機(jī)
-
直接擴(kuò)頻通信同步系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)
摘要：對直接擴(kuò)頻通信同步系統(tǒng)進(jìn)行了研究，使用PN碼作為擴(kuò)頻序列，利用其良好的自相關(guān)性，提出一種新式的滑動相關(guān)法使收發(fā)端同步，并給出該系統(tǒng)的FPGA實(shí)現(xiàn)方法。利用ISE 10．1開發(fā)軟件仿真驗(yàn)證，證明此方法可以提高運(yùn)
-
直接擴(kuò)頻通信同步系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)
摘要：對直接擴(kuò)頻通信同步系統(tǒng)進(jìn)行了研究，使用PN碼作為擴(kuò)頻序列，利用其良好的自相關(guān)性，提出一種新式的滑動相關(guān)法使收發(fā)端同步，并給出該系統(tǒng)的FPGA實(shí)現(xiàn)方法。利用ISE 10．1開發(fā)軟件仿真驗(yàn)證，證明此方法可以提高運(yùn)
-
采用WCDMA速率適配算法的FPGA設(shè)計(jì)
采用WCDMA速率適配算法的FPGA設(shè)計(jì)
-
對FPGA設(shè)計(jì)進(jìn)行編程并不困難
硬件設(shè)計(jì)者已經(jīng)開始在高性能DSP的設(shè)計(jì)中采用FPGA技術(shù)，因?yàn)樗梢蕴峁┍然赑C或者單片機(jī)的解決方法快上10-100倍的運(yùn)算量。以前，對硬件設(shè)計(jì)不熟悉的軟件開發(fā)者們很難發(fā)揮出FPGA的優(yōu)勢，而如今基于C語言的方法可以讓
-
對FPGA設(shè)計(jì)進(jìn)行編程并不困難
對FPGA設(shè)計(jì)進(jìn)行編程并不困難
-
基于FPGA+DSP導(dǎo)引頭信號處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)
1 引言隨著同防工業(yè)對精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度
-
基于FPGA+DSP雷達(dá)導(dǎo)引頭信號處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)
1 引言隨著同防工業(yè)對精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度
-
基于FPGA+DSP導(dǎo)引頭信號處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)
1 引言隨著同防工業(yè)對精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度
-
基于FPGA+DSP雷達(dá)導(dǎo)引頭信號處理中FPGA設(shè)計(jì)的關(guān)鍵技術(shù)
1 引言隨著同防工業(yè)對精確制導(dǎo)武器要求的不斷提高，武器系統(tǒng)總體設(shè)計(jì)方案的日趨復(fù)雜，以及電子元器件水平的飛速發(fā)展。導(dǎo)引頭信號處理器的功能越來越復(fù)雜，硬件規(guī)模越來越大．處理速度也越來越高．而且產(chǎn)品的更新速度
-
28nm時(shí)代，F(xiàn)PGA設(shè)計(jì)取決于應(yīng)用需求
如今FPGA已進(jìn)入到28 nm時(shí)代，在28 nm時(shí)代FPGA的容量足以滿足整個(gè)系統(tǒng)所需，節(jié)省了功率元件和存儲器。但是，工藝工程師、電路設(shè)計(jì)人員、芯片設(shè)計(jì)人員和規(guī)劃人員必須一起協(xié)同工作，才能在越來越困難的技術(shù)環(huán)境中進(jìn)一步
-
影響FPGA設(shè)計(jì)中時(shí)鐘因素的探討
時(shí)鐘是整個(gè)電路最重要、最特殊的信號，系統(tǒng)內(nèi)大部分器件的動作都是在時(shí)鐘的跳變沿上進(jìn)行, 這就要求時(shí)鐘信號時(shí)延差要非常小, 否則就可能造成時(shí)序邏輯狀態(tài)出錯；因而明確FPGA設(shè)計(jì)中決定系統(tǒng)時(shí)鐘的因素，盡量較小時(shí)鐘的
-
大型FPGA設(shè)計(jì)中的多時(shí)鐘設(shè)計(jì)策略
利用FPGA實(shí)現(xiàn)大型設(shè)計(jì)時(shí)，可能需要FPGA具有以多個(gè)時(shí)鐘運(yùn)行的多重?cái)?shù)據(jù)通路，這種多時(shí)鐘FPGA設(shè)計(jì)必須特別小心，需要注意最大時(shí)鐘速率、抖動、最大時(shí)鐘數(shù)、異步時(shí)鐘設(shè)計(jì)和時(shí)鐘/數(shù)據(jù)關(guān)系。設(shè)計(jì)過程中最重要的一步是確定要
-
直接擴(kuò)頻通信同步系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)
摘要：對直接擴(kuò)頻通信同步系統(tǒng)進(jìn)行了研究，使用PN碼作為擴(kuò)頻序列，利用其良好的自相關(guān)性，提出一種新式的滑動相關(guān)法使收發(fā)端同步，并給出該系統(tǒng)的FPGA實(shí)現(xiàn)方法。利用ISE 10．1開發(fā)軟件仿真驗(yàn)證，證明此方法可以提高運(yùn)
-
FPGA設(shè)計(jì)開發(fā)中應(yīng)用仿真技術(shù)解決故障的方法
本文針對FPGA實(shí)際開發(fā)過程中，出現(xiàn)故障后定位困難、反復(fù)修改代碼編譯時(shí)間過長、上板后故障解決無法確認(rèn)的問題，提出了一種采用仿真的方法來定位、解決故障并驗(yàn)證故障解決方案?？梢源蟠蟮墓?jié)約開發(fā)時(shí)間，提高開發(fā)效率
-
直接擴(kuò)頻通信同步系統(tǒng)的FPGA設(shè)計(jì)與實(shí)現(xiàn)
摘要：對直接擴(kuò)頻通信同步系統(tǒng)進(jìn)行了研究，使用PN碼作為擴(kuò)頻序列，利用其良好的自相關(guān)性，提出一種新式的滑動相關(guān)法使收發(fā)端同步，并給出該系統(tǒng)的FPGA實(shí)現(xiàn)方法。利用ISE 10．1開發(fā)軟件仿真驗(yàn)證，證明此方法可以提高運(yùn)
-
FPGA設(shè)計(jì)時(shí)需要注意的內(nèi)容
FPGA設(shè)計(jì)時(shí)需要注意的內(nèi)容
-
FPGA設(shè)計(jì)中常用的低功耗技術(shù)
結(jié)合采用低功耗元件和低功耗設(shè)計(jì)技術(shù)在目前比以往任何時(shí)候都更有價(jià)值。隨著元件集成更多功能，并越來越小型化，對低功耗的要求持續(xù)增長。當(dāng)把可編程邏輯器件用于低功耗應(yīng)用時(shí)，限制設(shè)計(jì)的低功耗非常重要。本文將討論
-
（常見問題）賽靈思推出首批加速7系列FPGA設(shè)計(jì)生產(chǎn)力和系統(tǒng)集成的設(shè)計(jì)平臺
1. 賽靈思今天發(fā)布了什么消息？ 賽靈思在 DesignCon 2012 展會上推出面向 28nm 7 系列 FPGA 的目標(biāo)設(shè)計(jì)平臺——3 款最新開發(fā)套件，其中包括Kintex®-7 FPGA KC705 評估套件、Virtex®-7 FPGA VC707
-
JavaCard指令處理器的FPGA設(shè)計(jì)
1 JavaCard簡介 智能卡是指集成了CPU、ROM、RAM、COS(芯片操作系統(tǒng))和EEPROM，能儲存信息和圖像，具備讀/寫能力，信息能被加密保護(hù)的便攜卡。智能卡的最基本標(biāo)準(zhǔn)是ISO/IEC7816。智能卡在銀行、電信等行業(yè)得到廣泛
