-
基于SoC的抗窄帶干擾和自適應(yīng)門限的基帶捕獲IP設(shè)計(jì)
在GPS接收機(jī)基帶處理器中，擴(kuò)頻信號(hào)的捕獲及定位的快速、精確和實(shí)時(shí)性的需求成為整個(gè)處理器的核心，不但是影響接收性能指標(biāo)和數(shù)據(jù)解算的重要因素之一，而且指引著基帶處理芯片設(shè)計(jì)的新方向。本文針對(duì)影響基帶處理性能
-
中科SoC的USB1.1OHCI主機(jī)控制器IP設(shè)計(jì)
系統(tǒng)闡述了USB1.1 OHCI 主機(jī)控制器IP 的功能、結(jié)構(gòu)、各功能模塊的電路設(shè)計(jì)和實(shí)現(xiàn)方法，介紹了主機(jī)串行接口引擎模塊及其時(shí)鐘和數(shù)據(jù)恢復(fù)電路以及并行CRC 算法的設(shè)計(jì)。
-
VxWorks下基于CS4281聲卡的VOIP設(shè)計(jì)與實(shí)現(xiàn)
VxWorks下基于CS4281聲卡的VOIP設(shè)計(jì)與實(shí)現(xiàn)
-
VxWorks下基于CS4281聲卡的VOIP設(shè)計(jì)與實(shí)現(xiàn)
VxWorks下基于CS4281聲卡的VOIP設(shè)計(jì)與實(shí)現(xiàn)
-
Tensilica和Virage 推出IP設(shè)計(jì)工具包
Tensilica和Virage Logic日前聯(lián)手推出16種專為Tensilica公司鉆石系列標(biāo)準(zhǔn)處理器特別設(shè)計(jì)的針對(duì)內(nèi)核優(yōu)化的IP Kit，分別采用了TSMC 130納米 和90納米 G 制造工藝。
-
Tensilica和Virage 推出IP設(shè)計(jì)工具包
Tensilica和Virage Logic日前聯(lián)手推出16種專為Tensilica公司鉆石系列標(biāo)準(zhǔn)處理器特別設(shè)計(jì)的針對(duì)內(nèi)核優(yōu)化的IP Kit，分別采用了TSMC 130納米 和90納米 G 制造工藝。
-
基于IP設(shè)計(jì)的8位SoC微微器ET44M210
基于IP設(shè)計(jì)的8位SoC微微器ET44M210
鑫越電子
chenARM
chenARM
chenARM
chenARM
chenARM
meng__@126.com
上地是蘋果
tianmu354
zhaoyunlong5212
lbxiand
flower_huanghua
掛漏哺糟
zanjun
zjswuyunbo
my21cn
南京烙印技術(shù)
wwkkww1983
wcx04009102
zrn0681
