隨著系統(tǒng)芯片(SoC)設(shè)計的體積與復(fù)雜度持續(xù)升高,驗證作業(yè)變成了瓶頸:占了整個SoC研發(fā)過程中70% 的時間。因此,任何能夠降低驗證成本并能更早實現(xiàn)驗證sign-off的方法都是眾人的注目焦點。臺灣工業(yè)技術(shù)研究院 (工研院
以FPGA為基礎(chǔ)的SoC驗證平臺 自動化電路仿真?zhèn)慑e功能
以FPGA為基礎(chǔ)的SoC驗證平臺 自動化電路仿真?zhèn)慑e功能
摘 要: 以SoC軟硬件協(xié)同設(shè)計方法學(xué)及驗證方法學(xué)為指導(dǎo),系統(tǒng)介紹了以ARM9為核心的AFDX-ES SoC設(shè)計過程中,軟硬件協(xié)同設(shè)計和驗證平臺的構(gòu)建過程及具體實施。應(yīng)用實踐表明該平臺具有良好的實用價值。 航空系
AFDX-ES SoC驗證平臺的構(gòu)建與實現(xiàn)
AFDX-ES SoC驗證平臺的構(gòu)建與實現(xiàn)
AFDX-ES SoC驗證平臺的構(gòu)建與實現(xiàn)
全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司今天宣布,位于中國深圳的、無晶圓廠集成電路設(shè)計領(lǐng)先企業(yè)芯邦科技股份有限公司已采用Cadence Incisive Xtreme III系統(tǒng)來加速其RTL設(shè)計流程,并為下一代數(shù)字消費和網(wǎng)絡(luò)芯
本文介紹一種利用嵌入Blackfin處理器的ADSP-BF537作為處理器進(jìn)行SoC的FPGA實時驗證的方案及其總線接口轉(zhuǎn)換模塊的設(shè)計。
基于ADSP-BF537的視頻SOC驗證方案設(shè)計