-
28-nm Stratix V FPGA突破帶寬瓶頸，同時降低了系統功耗和成本（Altera）
28-nm Stratix V FPGA突破帶寬瓶頸，同時降低了系統功耗和成本（Altera）
-
Altera Stratix IV GT FPGA與QSFP實現互操作性
Altera 公司今天宣布其Stratix® IV GT FPGA 實現了與Avago公司 的 40G 四通道小型可插拔 (QSFP) 光學模塊的互操作性。QSFP 光學模塊在單條光纖電纜鏈路上數據速率為 40-Gbps。利用 Stratix IV GT FPGA 中特有的
-
Stratix IV通過Interlaken通用性測試
Altera公司宣布，Stratix IV FPGA通過Interlaken聯盟的器件通用性測試。Altera認證了與使用Interlaken協議的第三方組件的高性能FPGA接口。Stratix IV GT FPGA通過6.25-Gbps線速通用性測試，是業(yè)界唯一支持10 Gbps線
-
Altera Stratix IV FPGA通過了Interlaken通用性測試
Altera公司宣布，Stratix IV FPGA通過Interlaken聯盟的器件通用性測試。Altera認證了與使用Interlaken協議的第三方組件的高性能FPGA接口。Stratix IV GT FPGA通過6.25-Gbps線速通用性測試，是業(yè)界唯一支持10 Gbps線速
-
基于Stratix III的DDR3 SDRAM控制器設計
1 引言 DDR3 SDRAM是由JEDEC（電子設備工程聯合委員會）制定的全新下一代內存技術標準，具有 速度更快、功耗更低、效能更高以及信號質量更好等優(yōu)點，對于解決高速系統(例如某些高速圖 像處理系統)設計中由于存儲
-
Altera Stratix IV FPGA助推XDI dbX分析平臺
關鍵字: XtremeData Stratix IV FPGA XDI dbX Altera公司宣布，XtremeData有限公司下一代dbX系列數據庫平臺設計采用了高性能Stratix IV FPGA，該系列專門用于對大型數據庫進行全面分析和研究。 dbX是含有分析系統
-
Stratix IV E FPGA 開發(fā)套件(Altera)
Altera宣布推出其面向 Stratix IV FPGA 的最新開發(fā)套件。Stratix IV E FPGA 開發(fā)套件具有業(yè)界最高密度、最高性能的 FPGA。該套件為用戶提供了全面的設計環(huán)境，其中包括迅速開始其高密度原型產品設計所需的硬件和軟件
-
Stratix IV E FPGA 開發(fā)套件(Altera)
Stratix IV E FPGA 開發(fā)套件(Altera)
-
Altera Stratix IVFPGA助推XDI dbX分析平臺
Altera公司日前宣布，XtremeData有限公司下一代dbX系列數據庫平臺設計采用了高性能Stratix IV FPGA，該系列專門用于對大型數據庫進行全面分析和研究。 dbX是含有分析系統所有組件的全集成平臺，包括，存儲、計算、互
-
Altera Stratix IVFPGA助推XDI dbX分析平臺
Altera公司 宣布，XtremeData有限公司下一代dbX系列數據庫平臺設計采用了高性能Stratix® IV FPGA，該系列專門用于對大型數據庫進行全面分析和研究。 dbX是含有分析系統所有組件的全集成平臺，包括，存儲、計算
-
Altera Stratix IVFPGA助推XDI dbX分析平臺
Altera Stratix IVFPGA助推XDI dbX分析平臺
-
Altera 40-nm Stratix IV GX FPGA開始量產
Altera公司宣布，開始批量發(fā)售40-nm Stratix IV GX EP4SGX230 FPGA。Stratix IV器件于2008年年底發(fā)售，是當時業(yè)界第一款40-nm FPGA，作為唯一能夠量產的40-nm FPGA，該系列繼續(xù)在市場上保持領先地位。Stratix IV系列
-
820K-LE Stratix IV FPGA(Altera)
Altera宣布，40-nm Stratix® IV E FPGA高端密度范圍增大到業(yè)界領先的820K邏輯單元(LE)。Stratix IV EP4SE820 FPGA是業(yè)界同類產品中密度最大、性能最好、功耗最低的FPGA。EP4SE820 FPGA非常適合各種需要大容量FPG
-
在FPGA中實現源同步LVDS接收正確字對齊
在串行數據傳輸中，數據接收端需要一些特定的信息來恢復出正確的字邊界，以確定串行碼流中哪些比特屬于原始并行數據里的同一時鐘節(jié)拍里的數據，這一處理過程稱為字對齊(Word Aligner)。一些標準的協議會定義特殊的碼
-
新一代CPLD及其應用
近年來，隨著集成芯片制造技術的發(fā)展，可編程邏輯器件（PLD）在速度和集成度兩方面得到了飛速提高。由于它具有功耗低、體積小、集成度高、速度快、開發(fā)周期短、費用低、用戶可定義功能及可重復編程和擦寫等許多優(yōu)點，
