-
使用Virtex-5 FPGA實(shí)現(xiàn)LTE仿真器
LTE系統(tǒng)的無線接入部分Node-B，是連接無線電和整個互聯(lián)網(wǎng)協(xié)議核心網(wǎng)絡(luò)之間的邊緣設(shè)備。這種架構(gòu)無法監(jiān)測和測試等效于UMTS中間鏈路上的元件。必須通過無線電接口，才能有效地測試LTE網(wǎng)絡(luò)元件。
-
基于FPGA的多模無線基站
FPGA 類高性能可編程邏輯器件，正是多模無線基站的最佳構(gòu)建平臺之一。Xilinx率先發(fā)布和量產(chǎn)的65nm平臺FPGA，則以大量先進(jìn)技術(shù)和全新的設(shè)計(jì)有效增加了系統(tǒng)產(chǎn)品的生命周期并滿足了3G、LTE、IMT-Advanced等移動通信標(biāo)準(zhǔn)
-
基于FPGA的多模無線基站
基于FPGA的多模無線基站
-
利用Virtex-5 FPGA實(shí)現(xiàn)最低功耗解決方案
過渡至65納米工藝的FPGA具備采用更小尺寸工藝所帶來的優(yōu)勢：低成本、高性能和更強(qiáng)的邏輯能力。盡管這些優(yōu)勢能夠?yàn)楦呒壪到y(tǒng)設(shè)計(jì)帶來激動人心的機(jī)會，但65納米工藝節(jié)點(diǎn)本身也帶來了新的挑戰(zhàn)。例如，在為產(chǎn)品選擇FPGA時
-
利用Virtex-5 FPGA實(shí)現(xiàn)最低功耗解決方案
過渡至65納米工藝的FPGA具備采用更小尺寸工藝所帶來的優(yōu)勢：低成本、高性能和更強(qiáng)的邏輯能力。盡管這些優(yōu)勢能夠?yàn)楦呒壪到y(tǒng)設(shè)計(jì)帶來激動人心的機(jī)會，但65納米工藝節(jié)點(diǎn)本身也帶來了新的挑戰(zhàn)。例如，在為產(chǎn)品選擇FPGA時
-
采用Virtex-5嵌入式三模以太網(wǎng)MAC進(jìn)行設(shè)計(jì)
采用Virtex-5嵌入式三模以太網(wǎng)MAC進(jìn)行設(shè)計(jì)
-
利用 Virtex-5 SXT 的高性能 DSP 解決方案
二十多年來，F(xiàn)PGA 為世人提供了最靈活、適應(yīng)性極強(qiáng)、快速的設(shè)計(jì)環(huán)境。早期的 DSP 設(shè)計(jì)人員發(fā)現(xiàn)，可將一種可再編程的門海用于數(shù)字信號處理。如果把內(nèi)置到 FPGA 架構(gòu)中的乘法器、加法器和累加單元結(jié)合起來，就可以
-
利用 Virtex-5 SXT 的高性能 DSP 解決方案
利用 Virtex-5 SXT 的高性能 DSP 解決方案
-
Virtex-5FPGA設(shè)計(jì)Gbps無線通信技術(shù)設(shè)計(jì)計(jì)算
本文基于Virtex-5FPGA設(shè)計(jì)面向未來移動通信標(biāo)準(zhǔn)的Gbps無線通信基站系統(tǒng)，具有完全的可重配置性，可以完成MIMO、OFDM及LDPC等復(fù)雜信號處理算法，實(shí)現(xiàn)1Gbps速率的無線通信。
-
Virtex-5FPGA設(shè)計(jì)Gbps無線通信技術(shù)設(shè)計(jì)計(jì)算
本文基于Virtex-5FPGA設(shè)計(jì)面向未來移動通信標(biāo)準(zhǔn)的Gbps無線通信基站系統(tǒng)，具有完全的可重配置性，可以完成MIMO、OFDM及LDPC等復(fù)雜信號處理算法，實(shí)現(xiàn)1Gbps速率的無線通信。
-
利用串行RapidIO連接功能增強(qiáng)DSP協(xié)處理能力
SRIO 正出現(xiàn)在大量新應(yīng)用中，主要以有線和無線應(yīng)用中的 DSP 為中心。在 Xilinx 器件中實(shí)現(xiàn) SRIO 架構(gòu)的主要優(yōu)勢包括：整個 SRIO 端點(diǎn)解決方案的可用性;靈活性和可擴(kuò)展性，便于使用同樣的硬件和軟件架構(gòu)制成不同級別的產(chǎn)品;通過新 GTP 收發(fā)器和 65 nm 技術(shù)實(shí)現(xiàn)了低功耗;通過 CORE Generator 軟件 GUI 工具輕松進(jìn)行配置;與業(yè)界領(lǐng)先的供應(yīng)商間的硬件協(xié)同工作能力經(jīng)過了驗(yàn)證，支持其器件上的 SRIO 連接; 通過使用 PCIe 和 TEMAC 等集成 I/O 模塊，實(shí)現(xiàn)了系統(tǒng)集成，從而降低了總體系統(tǒng)成本。
-
利用串行RapidIO連接功能增強(qiáng)DSP協(xié)處理能力
SRIO 正出現(xiàn)在大量新應(yīng)用中，主要以有線和無線應(yīng)用中的 DSP 為中心。在 Xilinx 器件中實(shí)現(xiàn) SRIO 架構(gòu)的主要優(yōu)勢包括：整個 SRIO 端點(diǎn)解決方案的可用性;靈活性和可擴(kuò)展性，便于使用同樣的硬件和軟件架構(gòu)制成不同級別的產(chǎn)品;通過新 GTP 收發(fā)器和 65 nm 技術(shù)實(shí)現(xiàn)了低功耗;通過 CORE Generator 軟件 GUI 工具輕松進(jìn)行配置;與業(yè)界領(lǐng)先的供應(yīng)商間的硬件協(xié)同工作能力經(jīng)過了驗(yàn)證，支持其器件上的 SRIO 連接; 通過使用 PCIe 和 TEMAC 等集成 I/O 模塊，實(shí)現(xiàn)了
-
在Virtex-5 FPGA中使用CRC硬模塊
數(shù)據(jù)損壞是與數(shù)據(jù)傳輸和存儲有關(guān)的首要問題。只要是在通道上傳輸數(shù)據(jù)，就總會有出現(xiàn)某些錯誤的有限概率。 關(guān)鍵是接收模塊要能區(qū)分無錯消息和有錯消息。檢錯有多種方法，其中大多數(shù)都是專門為此目的引入冗余位。數(shù)
-
FPGA深層解析
概覽 高端設(shè)計(jì)工具為少有甚是沒有硬件設(shè)計(jì)技術(shù)的工程師和科學(xué)家提供現(xiàn)場可編程門陣列(FPGA)。無論你使用圖形化設(shè)計(jì)程序，ANSI C語言還是VHDL語言，如此復(fù)雜的合成工藝會不禁讓人去想FPGA真實(shí)的運(yùn)作情況。在這個芯
-
新Virtex-5 FXT 開發(fā)平臺（Xilinx）
-
新Virtex-5 FXT 開發(fā)平臺（Xilinx）
新Virtex-5 FXT 開發(fā)平臺（Xilinx）
-
新Virtex-5 FXT 開發(fā)平臺（Xilinx）
新Virtex-5 FXT 開發(fā)平臺（Xilinx）
