CORDIC IP教程:創(chuàng)建一個(gè)NCO的正弦余弦生成
VIVADO IDDR與ODDR原語(yǔ)的使用詳解(含代碼)
Vivado之實(shí)現(xiàn)(布局布線)流程淺析
如何在Vivado中使用FFT IP核
MicroBlaze最小系統(tǒng)搭建及程序固化
Vivado下高效使用Modelsim進(jìn)行FPGA仿真的全面指南
Vivado中文注釋亂碼問(wèn)題的深度解析與解決方案
Vivado BD模式下導(dǎo)入RTL:實(shí)現(xiàn)聚合自定義AXI接口的探索
Vivado使用入門:仿真篇
Vivado使用入門:綜合與布線
zynq7020的mipi驅(qū)動(dòng)開(kāi)發(fā)petalinux
預(yù)算:¥12000FPGA+ARM開(kāi)發(fā)(黑金AX7010開(kāi)發(fā)板)
預(yù)算:¥20000FPGA 打印機(jī)軟件開(kāi)發(fā) Xilinx
預(yù)算:¥110000基于FPGA實(shí)現(xiàn)的冗余磁盤陣列系統(tǒng)
預(yù)算:¥230000