-
基于VerilogHDL的SDX總線與Wishbone總線接口轉化的設計與實現
隨著微電子設計技術與工藝的迅速發(fā)展，數字集成電路逐步發(fā)展到專用集成電路(ASIC)，其中超大規(guī)模、高速、低功耗的新型FPGA的出現，降低了產品的成本，提高了系統(tǒng)的可靠性。同時，各種電子產品的復雜度和現代化程度的
-
基于32位微處理器AEMB的SoC系統(tǒng)驗證平臺設計
SoC芯片的規(guī)模一般遠大于普通的ASIC，同時深亞微米工藝帶來的設計困難等使得SoC設計的復雜度大大提高。仿真與驗證是SoC設計流程中最復雜、最耗時的環(huán)節(jié)，約占整個芯片開發(fā)周期的50%～80%，采用先進的設計與仿真驗證方
-
基于32位微處理器AEMB的SoC系統(tǒng)驗證平臺設計
基于32位微處理器AEMB的SoC系統(tǒng)驗證平臺設計
-
基于片內WISHBONE總線的高速緩存一致性實現
基于片內WISHBONE總線的高速緩存一致性實現
-
基于FPGA的SDX總線與Wishbone總線接口設計
摘要 針對機載信息采集系統(tǒng)可靠性、數據管理高效性以及硬件成本的需求，介紹了基于硬件描述語言Verilog HDL設計的SDX總線與Wishbo ne總線接口轉化的設計與實現，并通過Modelsim進行功能仿真，在QuartusⅡ軟件平臺上綜
-
基于Wishbone總線的UART IP核設計
摘要：介紹了一種基于Wishbone總線的UART IP核的設計方法。該設計采用了自頂向下的模塊化劃分和有限狀態(tài)機相結合的方法，由于其應用了標準的Wishbone總線接口，從而使微機系統(tǒng)與串行設備之間的通信更加靈活方便。驗證
-
基于WISHBONE總線的FLASH閃存接口設計
本文簡要介紹了AMD公司Am29LV160D芯片的特點，并對WISHBONE總線作了簡單的介紹，詳細說明了FLASH memory 與WISHBONE 總線的硬件接口設計及部分Verilog HDL程序源代碼。
-
基于WISHBONE總線的FLASH閃存接口設計
本文簡要介紹了AMD公司Am29LV160D芯片的特點，并對WISHBONE總線作了簡單的介紹，詳細說明了FLASH memory 與WISHBONE 總線的硬件接口設計及部分Verilog HDL程序源代碼。
-
基于WISHBONE總線的FLASH閃存接口設計
本文簡要介紹了AMD公司Am29LV160D芯片的特點，并對WISHBONE總線作了簡單的介紹，詳細說明了FLASH memory 與WISHBONE 總線的硬件接口設計及部分Verilog HDL程序源代碼。
