當(dāng)前位置:首頁(yè) > EDA > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]SoC芯片的規(guī)模一般遠(yuǎn)大于普通的ASIC,同時(shí)深亞微米工藝帶來的設(shè)計(jì)困難等使得SoC設(shè)計(jì)的復(fù)雜度大大提高。仿真與驗(yàn)證是SoC設(shè)計(jì)流程中最復(fù)雜、最耗時(shí)的環(huán)節(jié),約占整個(gè)芯片開發(fā)周期的50%~80%,采用先進(jìn)的設(shè)計(jì)與仿真驗(yàn)證方

SoC芯片的規(guī)模一般遠(yuǎn)大于普通的ASIC,同時(shí)深亞微米工藝帶來的設(shè)計(jì)困難等使得SoC設(shè)計(jì)的復(fù)雜度大大提高。仿真與驗(yàn)證是SoC設(shè)計(jì)流程中最復(fù)雜、最耗時(shí)的環(huán)節(jié),約占整個(gè)芯片開發(fā)周期的50%~80%,采用先進(jìn)的設(shè)計(jì)與仿真驗(yàn)證方法成為SoC設(shè)計(jì)成功的關(guān)鍵。一個(gè)簡(jiǎn)單可行的SoC驗(yàn)證平臺(tái),可以加快SoC系統(tǒng)的開發(fā)與驗(yàn)證過程。FPGA器件的主要開發(fā)供應(yīng)商都針對(duì)自己的產(chǎn)品推出了SoC系統(tǒng)的開發(fā)驗(yàn)證平臺(tái),如基于Nios II微處理器的SOPC系統(tǒng)與基于MicroBlaze微處理器的SOPC系統(tǒng)等。它們功能強(qiáng)大,而且配有相應(yīng)的開發(fā)環(huán)境與系統(tǒng)集成的IP核。但每個(gè)器件廠商的SOPC系統(tǒng)只適用于自己開發(fā)的器件,同時(shí)需要支付相應(yīng)的使用費(fèi)用且沒有源代碼,所以在學(xué)習(xí)以及普通設(shè)計(jì)開發(fā)驗(yàn)證中使用起來會(huì)有諸多的不便。

本文采用OpenCores組織所發(fā)布的32位微處理器AEMB作為SoC系統(tǒng)的控制中心,通過Wishbone總線互聯(lián)規(guī)范將OpenCores組織發(fā)布維護(hù)的相關(guān)IP核集成在目標(biāo)SoC系統(tǒng)上,構(gòu)成了最終的SoC驗(yàn)證平臺(tái)。

1 AEMB及Wishbone總線介紹

AEMB是一款高效的開源微處理器軟核,在指令上與Xilinx公司針對(duì)其器件開發(fā)的Microblaze微處理器兼容,而且在結(jié)構(gòu)上還有所增強(qiáng)。它主要有以下特點(diǎn):

①軟核設(shè)計(jì)得非常小,相對(duì)于其他的一些微處理器軟核,在物理實(shí)現(xiàn)上占用較少的硬件邏輯資源;

②支持硬件上的多線程,可以有效地執(zhí)行操作系統(tǒng)相關(guān)的代碼;

③AEMB是在LGPL3下開發(fā)的,所以它完全可以作為一個(gè)部分嵌入到一個(gè)大的設(shè)計(jì)中,同時(shí)非常適合一些科研院所以及高?;蛘邆€(gè)人用來學(xué)習(xí);

④支持Wishbone總線規(guī)范,可以非常容易地集成其他的一些支持Wishbone總線規(guī)范的開源IP核;

⑤完全通過一些參數(shù)來定義系統(tǒng)的可配置功能,如系統(tǒng)的地址空間和一些其他可選的功能單元;

⑥在指令上99%與EDK6.2兼容,可以方便地使用已經(jīng)非常成熟的開發(fā)工具鏈。

Wishbone總線規(guī)范是一種片上系統(tǒng)IP核互連體系結(jié)構(gòu)。它定義了一種IP核之間公共的邏輯接口,減輕了系統(tǒng)組件集成的難度,提高了系統(tǒng)組件的可重用性、可靠性和可移植性,加快了產(chǎn)品市場(chǎng)化的速度。Wishbone總線規(guī)范可用于軟核、固核和硬核,對(duì)開發(fā)工具和目標(biāo)硬件沒有特殊要求,并且?guī)缀跫嫒菽壳按嬖诘乃芯C合工具,可以用多種硬件描述語(yǔ)言來實(shí)現(xiàn)。Wishbone總線提供了4種不同的IP核互連方式:

◆點(diǎn)到點(diǎn)(point-to-point),用于兩IP核直接互連;

◆數(shù)據(jù)流(data flow),用于多個(gè)串行IP核之間的數(shù)據(jù)并發(fā)傳輸;

◆共享總線(shared bus),多個(gè)IP核共享一條總線;

◆交叉開關(guān)(crossbar switch),同時(shí)連接多個(gè)主從部件,可提高系統(tǒng)吞吐量。

2 SoC系統(tǒng)驗(yàn)證平臺(tái)總體框架

SoC系統(tǒng)中主要包含的IP模塊有:32位開源微處理器軟核AEMB、中斷控制器、時(shí)鐘定時(shí)器、Wishbone總線、片上RAM控制器、SDRAM控制器、SSRAM控制器、Flash控制器、UART16550控制器、GPIO控制器。整個(gè)SoC系統(tǒng)的總體結(jié)構(gòu)如圖1所示。

 

 

圖1 SoC系統(tǒng)總體結(jié)構(gòu)

為了方便后續(xù)開發(fā)與應(yīng)用,本SoC系統(tǒng)中的Wishbone總線仲裁采用了開源的IP軟核wb_conmax。其為8×16的結(jié)構(gòu),即在該Wishbone總線模塊中可以使用8個(gè)主設(shè)備與16個(gè)從設(shè)備。本系統(tǒng)中使用了8個(gè)從設(shè)備接口和2個(gè)主設(shè)備接口。AEMB軟核中沒有提供時(shí)鐘定時(shí)器與中斷控制器,為了正常使用該軟核,本系統(tǒng)中加入了中斷控制器和時(shí)鐘定時(shí)器,這兩個(gè)控制器是作為從設(shè)備添加進(jìn)來的。針對(duì)一些對(duì)存儲(chǔ)空間需求很少的應(yīng)用,系統(tǒng)將片上RAM作為主存儲(chǔ)器。然而,F(xiàn)PGA片上存儲(chǔ)器的空間是非常有限的,為了能夠運(yùn)行需要大量存儲(chǔ)空間的操作系統(tǒng),以及讓系統(tǒng)正常上電啟動(dòng),就需要外部存儲(chǔ)器作為系統(tǒng)的主存儲(chǔ)器。所以,系統(tǒng)中還添加了SDRAM、SSRAM控制器及Flash存儲(chǔ)器。UART16550控制器和GPIO控制器作為2個(gè)從設(shè)備連接在系統(tǒng)中。

3 SoC系統(tǒng)驗(yàn)證平臺(tái)具體構(gòu)建

3.1 AEMB版本的選擇與配置

AEMB軟核采用最新的EDK62版本。本設(shè)計(jì)的目的在于整個(gè)SoC系統(tǒng)驗(yàn)證平臺(tái)的構(gòu)建,對(duì)微處理器性能及整個(gè)SoC系統(tǒng)的具體應(yīng)用性能沒有要求。為了簡(jiǎn)化設(shè)計(jì),將AEMB軟核中可配置的一些優(yōu)化選項(xiàng)全部禁掉。這樣不僅省去了對(duì)FPGA硬件邏輯資源的占用,而且也避免了因一些具體細(xì)節(jié)使用不當(dāng)而帶來的諸多問題。

3.2 片上RAM的生成

為了減少對(duì)FPGA邏輯資源的占用,同時(shí)又能夠滿足最基本的啟動(dòng)代碼的存放與運(yùn)行,將片內(nèi)存儲(chǔ)器的大小設(shè)為4 KB。使用Altera公司的FPGA開發(fā)環(huán)境QuartusII 9.0中的MegaWizard Plug-In Manager工具,來生成設(shè)定大小為4 KB的片上RAM。EDA開發(fā)工具生成的片上存儲(chǔ)文件僅是具有相關(guān)存儲(chǔ)器地址、數(shù)據(jù)及讀寫控制信號(hào)的一個(gè)HDL描述文件。為了能夠在本SoC系統(tǒng)中使用,需要將其包裝成符合Wishbone總線接口的一個(gè)從設(shè)備,以掛接在系統(tǒng)的Wishbone總線上。

3.3 片外存儲(chǔ)控制器的配置

在該SoC系統(tǒng)上,片外存儲(chǔ)控制器主要有SDRAM、Flash、SSRAM控制器。根據(jù)臺(tái)灣友晶公司的DE2-70開發(fā)板上實(shí)際存儲(chǔ)芯片的需要,對(duì)控制器的數(shù)據(jù)總線寬度與地址總線寬度作相應(yīng)的修改與定制。一般情況下,SDRAM作為系統(tǒng)的主存儲(chǔ)器,F(xiàn)lash用來存儲(chǔ)系統(tǒng)的一些固化程序。在對(duì)一些實(shí)時(shí)系統(tǒng)進(jìn)行時(shí)間參數(shù)測(cè)量的過程中,為了減小程序運(yùn)行空間中時(shí)序的不穩(wěn)定性影響,一般情況下測(cè)試程序都是在SSRAM器件中運(yùn)行的。

作為存儲(chǔ)器件的物理芯片,數(shù)據(jù)總線的端口基本上都是雙向的,而在片內(nèi)系統(tǒng)中數(shù)據(jù)端口基本上都是單向的。這些片外存儲(chǔ)控制器在進(jìn)行物理板級(jí)的連接時(shí)需要對(duì)相應(yīng)的數(shù)據(jù)端口作處理。以Flash控制器為例,數(shù)據(jù)總線的雙向I/O口具體實(shí)現(xiàn)RTL代碼如下:

 

 

其他的存儲(chǔ)器(如SDRAM、SSRAM)的數(shù)據(jù)總線雙向I/O的實(shí)現(xiàn),也都是采用這種方法來完成的。

3.4 中斷控制器與時(shí)鐘定時(shí)器的配置

中斷控制器主要用于接收外部中斷源的中斷請(qǐng)求,并對(duì)中斷請(qǐng)求進(jìn)行處理后再向CPU發(fā)出中斷請(qǐng)求,等待CPU響應(yīng)中斷并進(jìn)行處理。在CPU響應(yīng)中斷的過程中,中斷控制器仍然負(fù)責(zé)管理外部中斷源的中斷請(qǐng)求,從而實(shí)現(xiàn)中斷的嵌套與禁止。在本設(shè)計(jì)中,中斷控制器的邏輯結(jié)構(gòu)如圖2所示。所采用的中斷控制器主要負(fù)責(zé)接收片內(nèi)IP核及片外器件所發(fā)出的中斷請(qǐng)求,然后根據(jù)一定的優(yōu)先級(jí)與規(guī)則將中斷發(fā)送給微處理器。微處理器可以通過設(shè)置與讀取相應(yīng)的中斷寄存器來管理查看中斷優(yōu)先級(jí)與中斷狀態(tài)。

 

 

圖2 終端控制器邏輯結(jié)構(gòu)

時(shí)鐘定時(shí)器主要是作為操作系統(tǒng)的時(shí)鐘滴答定時(shí)器,本質(zhì)上就是一個(gè)簡(jiǎn)單的計(jì)數(shù)器。在每個(gè)系統(tǒng)時(shí)鐘來到時(shí)計(jì)數(shù)器會(huì)自動(dòng)加1,當(dāng)計(jì)數(shù)器的值達(dá)到設(shè)定數(shù)值時(shí)便產(chǎn)生1次時(shí)鐘中斷。PTC是OpenCores組織發(fā)布的一個(gè)支持Wishbone總線接口的脈沖定時(shí)計(jì)數(shù)器。其不僅可以作為時(shí)鐘定時(shí)器,還可以通過配置寄存器的設(shè)置產(chǎn)生PWM脈沖輸出。本SoC系統(tǒng)中主要是使用PTC的定時(shí)器功能。

3.5 地址空間的分配

根據(jù)DE2-70開發(fā)板上各器件的特點(diǎn)與AEMB微處理器的中斷例外向量表及wb_conmax的邏輯實(shí)現(xiàn),系統(tǒng)地址空間分配結(jié)果為:

 

 

4 SoC系統(tǒng)的FPGA綜合實(shí)現(xiàn)

針對(duì)DE2-70開發(fā)板在進(jìn)行SoC系統(tǒng)的FPGA綜合時(shí)選用CycloneII系列器件EP2C70F896C6。系統(tǒng)時(shí)鐘頻率預(yù)設(shè)為50 MHz,不加額外約束條件下進(jìn)行綜合,綜合后的邏輯資源占用報(bào)告如圖3所示。

 

 

圖3 SOC系統(tǒng)FPGA綜合后邏輯資源使用情況

通過時(shí)序分析報(bào)告可知,該SoC系統(tǒng)在滿足時(shí)序的前提下,系統(tǒng)實(shí)際運(yùn)行頻率可達(dá)到65.31 MHz。

5 SoC系統(tǒng)驗(yàn)證平臺(tái)軟件支持

考慮到SoC驗(yàn)證平臺(tái)所包含的硬件部件與該平臺(tái)的具體應(yīng)用,系統(tǒng)軟件主要構(gòu)成如圖4所示。Mini Bootloader負(fù)責(zé)應(yīng)用程序從Flash器件向程序運(yùn)行空間的加載。在DE2-70開發(fā)板上,借助于NiosII開發(fā)工具與開發(fā)板自帶的基于NiosII的SOPC硬件系統(tǒng),燒寫Flash很方便。系統(tǒng)啟動(dòng)時(shí)可以從Flash開始啟動(dòng),完成應(yīng)用程序的拷貝后再跳轉(zhuǎn)到主程序運(yùn)行的存儲(chǔ)器空間。在本系統(tǒng)中,為了使編程更加方便,將拷貝程序放在片上RAM中存儲(chǔ)。系統(tǒng)從片上RAM開始啟動(dòng),完成應(yīng)用程從Flash到SDRAM的拷貝之后,跳轉(zhuǎn)到SDRAM開始執(zhí)行應(yīng)用程序。

 

 

圖4 SoC系統(tǒng)軟件支持

AEMB微處理器在指令上與MicroBlaze達(dá)到99%的兼容,而后者的應(yīng)用程序及操作系統(tǒng)的開發(fā)已經(jīng)有非常成熟的范例。操作系統(tǒng)的移植主要是完成對(duì)硬件地址空間的修改與操作系統(tǒng)一些底層初始化代碼的編寫。最終在該SoC系統(tǒng)驗(yàn)證平臺(tái)上完成了μC/OS-II的移植工作。

結(jié) 語(yǔ)

本文基于32位微處理器AEMB設(shè)計(jì)了一款SoC系統(tǒng)驗(yàn)證平臺(tái),給出了SoC系統(tǒng)經(jīng)過FPGA綜合后的邏輯資源占用情況,以及系統(tǒng)能夠運(yùn)行的最高時(shí)鐘頻率。該平臺(tái)已在臺(tái)灣友晶公司的DE2-70開發(fā)板上完成了FPGA驗(yàn)證。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉