Intel中國研究院宋繼強：智能時代的芯片技術(shù)演進

按：2018年10月11日，紀念集成電路發(fā)明60周年學術(shù)會議于北京清華大學召開。中國科學院院士王陽元、中國工程院院士許居衍、清華大學教授魏少軍等國內(nèi)半導(dǎo)體行業(yè)頂級專業(yè)人士紛紛在會上發(fā)表了報告或演講。

其中，Intel中國研究院院長宋繼強題為《智能時代的芯片技術(shù)演進》的演講回顧并分析了摩爾定律在60年里的演進，并分析了神經(jīng)擬態(tài)芯片和量子芯片等未來發(fā)展方向。對演講內(nèi)容做了不改動原意的編輯、整理和精簡。

宋繼強院長：從人類應(yīng)用集成電路開始，芯片就一直支撐著整個世界的運轉(zhuǎn)。從最開始幫助我們提高生產(chǎn)率，讓我們做事情更快、工作更順手，到讓我們可以在移動中做各種事情，我們手里的設(shè)備能夠知道我們在哪里、我們是誰，我們的生活產(chǎn)生很大的改變。

現(xiàn)在我們已經(jīng)進入了一個智能計算的時代，設(shè)備不但能夠知道我們在哪里、我們是誰，還能通過它的眼睛、耳朵甚至腦袋來了解你。

其實，除了戈登摩爾提出的摩爾定律之外，由戈登貝爾提出的“貝爾定律”在集成電路行業(yè)也非常有名。貝爾定律的內(nèi)容是：計算設(shè)備的主流類別大約每隔10年有一次大的變遷，尺寸會有一個數(shù)量級的縮小，用戶量會至少有一個數(shù)量級的增長。

從20世紀70年代到80年代再到90年代，貝爾定律一直準確的與實際狀況相吻合；而2007年的iPhone以智能手機的形態(tài)和全新的交互方式，通過智能互聯(lián)設(shè)備這一使用模式，使智能手機成為了主流的計算設(shè)備。

然而隨著計算設(shè)備發(fā)展到現(xiàn)在，智能計算的時代已經(jīng)開始，芯片向著小體積、低功耗、無線通信、無線充電的方向發(fā)展，可以進入無人駕駛車、智能家居等許多產(chǎn)品中，讓整個生活充滿智能互聯(lián)設(shè)備。在這樣一個萬物互聯(lián)的時代，很可能不會再有單一的主流設(shè)備類別。

那么不變的是什么？不變的是這些設(shè)備都在采集、傳輸和處理數(shù)據(jù)，再通過智能的算法對這些數(shù)據(jù)進行挖掘和整合，提供更好的價值。芯片做出來是要給用戶使用的，Intel的目標是通過芯片提供端到端的數(shù)據(jù)流動支持，而并非只關(guān)注PC芯片領(lǐng)域。

在講到未來芯片的技術(shù)演進之前，我們先來看看過去的10年都發(fā)生了那些變化。這些頁面的內(nèi)容，是直接取自Intel三個月前在美國政府ERI（電子復(fù)興計劃）峰會上的公開演講。

首先，在10年之前，Intel曾做過一次路線圖預(yù)測，包括對新材料、新制程的預(yù)估?，F(xiàn)在回過頭來看，預(yù)測中大部分的方向都是沒有問題的。在推進摩爾定律的過程中，80%的工作都是基于材料的改革。我們不光要研究怎樣把芯片做小，還要研究怎樣用不同的方式來做這些器件。另外20%的工作基本上都是在尋求化學工藝方面的進步，如原子層沉積、原子層蝕刻等技術(shù)。

經(jīng)過這么多嘗試之后，我們有了很多收獲，但同時也發(fā)現(xiàn)了很多錯誤：石墨烯晶體管沒有如期出現(xiàn)，許多帶有具體日期的預(yù)測也都普遍失準，比如“Silicon lattice is ~ 0.5nm，hard to imagine good devices smaller than 10 lattices across – reached in 2020”這句話，實際上想表達的意思是隨著工藝越來越小，我們也越來越難以控制和生產(chǎn)半導(dǎo)體芯片，而并非硅半導(dǎo)體工藝將在2020年終結(jié)。

從摩爾定律來講，CMOS的微縮還會繼續(xù)進行下去，但會通過材料、化學工藝等不同方法來實現(xiàn)，更重要的是，我們還可以通過三維設(shè)計將晶體管堆疊起來。除此之外，還有一些新的功能和新的電路控制方式，可以讓摩爾定律繼續(xù)推進下去。

不過僅有這些是不夠的，未來的應(yīng)用種類非常多，我們該如何快速滿足不同應(yīng)用？我們已經(jīng)進入了7nm時代，制程更迭的速度在變慢，要想快速應(yīng)對很多種不同的應(yīng)用，我們需要異構(gòu)的集成方式，以及AI等新的數(shù)據(jù)處理算法。

Intel對過去這么多年的一個總結(jié)是，我們現(xiàn)在并沒有達到物理上的極限，我們已經(jīng)做出了2nm寬度的晶體管，也做出了5nm寬度的連線，但是只知道把元器件做小還不夠，怎樣才能在精準的工藝下同時生產(chǎn)百億千億個晶體管，這才是最重要的問題。

此外我們還要應(yīng)對各種各樣的變化需求，我們要去了解怎樣通過各種集成方式以及各種新架構(gòu)、新數(shù)據(jù)處理方式來快速解決這些問題，而不是完全依靠CMOS的微縮技術(shù)。摩爾定律還將繼續(xù)演進，只不過是將以不同的形態(tài)、不同的方式往前推進。

如果將Intel過去的研究映射到產(chǎn)品線上，可以看到很多不同節(jié)點上的產(chǎn)品，比較直接的例子就是45nm節(jié)點時的High-K金屬柵極，實際上就是同時利用全新的化學工藝和全新的材料，來制造全新結(jié)構(gòu)的元器件。22nm節(jié)點時的3D Finfet晶體管也是同樣的例子，我們目前也已經(jīng)對5nm節(jié)點時的晶體管制造有了清楚的認知。

Intel一直在聯(lián)合產(chǎn)業(yè)界及學術(shù)界共同追蹤半導(dǎo)體工藝的演進，每年都會對半導(dǎo)體器件的性能進行評估。圖上的每個點都代表一種新的器件，兩個坐標軸分別是功耗和開關(guān)性能。我們都希望半導(dǎo)體元器件的表現(xiàn)處于圖的左下角，而右上角則是新興的基于自旋電子的磁器件。磁器件的穩(wěn)定性和開關(guān)速度相比現(xiàn)行的電器件要差，不過從過去幾年的趨勢來看，我們已經(jīng)發(fā)現(xiàn)了一些提高磁器件開關(guān)性能以及優(yōu)化電路連接的好方法。

同時，通過這些研究，我們可以進一步發(fā)現(xiàn)如何更好的在電路中使用晶體管，如何將新式晶體管與新架構(gòu)、新功能相結(jié)合。Intel從統(tǒng)計圖上得出的結(jié)論是，CMOS目前所處的位置還是很不錯的，其功耗和性能表現(xiàn)要優(yōu)于大部分望半導(dǎo)體元器件。至少在最近的10年里，我們還是要以CMOS為主來制造芯片，其他的新技術(shù)可以與CMOS混合使用以提高性能、降低功耗或降低價格。

可能有人會問，為什么有些看起來很好的技術(shù)卻沒能在產(chǎn)業(yè)領(lǐng)域獲得成功？從Intel對摩爾定律的觀點來看，可以用“用戶價值三角”來解釋這一情況。用戶價值三角指出，經(jīng)濟上的效益要強過技術(shù)上，也就是說經(jīng)濟的驅(qū)動力會更強，Intel在推動摩爾定律的過程中，也通過許多不同的方式來解決經(jīng)濟學效益的問題。

舉個例子，我們知道在整個計算機系統(tǒng)的發(fā)展過程中，隨著CPU速度的快速提升，內(nèi)存遇到了容量不夠大、帶寬不夠高、延遲不夠低等問題。怎么分別解決這些問題呢？其實業(yè)界早已弄清降低內(nèi)存延遲的方法，但是所需的成本非常高，遠不如直接提高內(nèi)存的容量密度，因此從經(jīng)濟學效益來講，業(yè)界最終選擇了重點解決容量問題。

另外一方面，3D內(nèi)存是一項難度很高的技術(shù)，在經(jīng)濟學的驅(qū)動下，人們最終成功研發(fā)出了3D NAND技術(shù)和3D XPoint技術(shù)。所以與產(chǎn)業(yè)界及學術(shù)界伙伴合作，可以解決我們遇到的許多技術(shù)與經(jīng)濟效益之間的矛盾。

而在之前提到的異構(gòu)集成方面，Intel也有許多技術(shù)成果，我們稱其為“混搭”異構(gòu)設(shè)計。我們可以把不同節(jié)點上做出的芯片die以2D/2.5D/3D的方式封裝起來，保證其互聯(lián)帶寬并降低功耗，這也是Intel持續(xù)推動摩爾定律的一項關(guān)鍵技術(shù)。

（注：此處的混搭異構(gòu)設(shè)計，即為Intel在去年的Hot Chips大會上公布的名為EMIB（Embedded Multi-die Interconnect Bridge，嵌入式多芯片互連橋接）的技術(shù)）

我們現(xiàn)在知道，終端設(shè)備的多樣性已經(jīng)近在眼前，但終端設(shè)備受限于尺寸、功耗、價格，可以發(fā)揮的空間不是很大，而環(huán)境計算或邊緣計算則是可以更好的部署計算能力的場景。同時，目前的云計算規(guī)模越來越大，即便其中的一小塊的算力都非常強大，哪怕是0.1%的需求也足以支撐一顆定制芯片的研發(fā)，因此阿里巴巴和谷歌都在自主研發(fā)云計算處理器。

Intel目前正在同時推動這幾塊內(nèi)容，這么多種不同的技術(shù)一起向前推進，可以為我們帶來非常多樣性的未來。

從DARPA的曲線來看，我們正處于從第二階段向第三階段走的步驟。對于一個智能系統(tǒng)來講，我們希望其感知能力、學習能力、抽象能力和推理能力都很強，只有這樣我們才能認為這是一套真正智能的系統(tǒng)。

但現(xiàn)在我們通過深度學習，只是把系統(tǒng)的感知能力和學習能力提升到比較高的水平，而抽象能力和推理能力甚至還不如上一階段。DARPA曲線的第三階段實際上要解決的是如何整合這四方面的能力，通過硬件支撐起這樣一套智能系統(tǒng)。

我們舉一個現(xiàn)實的例子，剛剛講的這種集感知、學習、抽象和推理能力于一體的系統(tǒng)，我們稱其為“智能自主系統(tǒng)”，這種系統(tǒng)的典型案例就是無人駕駛。無人駕駛系統(tǒng)要能看到環(huán)境中的路標，接受各種信號指示；還要能夠根據(jù)觀察到的東西和自身知識來做出行動指導(dǎo)，實時且準確的選擇出口、匝道、交叉路口等。

我們可以把這些能力抽象為感知、決策、行動三大類。感知層以多路視覺為主，可能還會有多線3D雷達，因此要求強大的并行計算能力；決策層以感知層處理過的抽象信息為主，需要結(jié)合知識和規(guī)則做推理，因此需要強大的串行計算能力；而行動層必須在確定的時間點完成執(zhí)行過程，因此需要強大的實時處理能力。

這三部分需要不分先后的同時工作，而且如果我們希望這一系統(tǒng)具有學習能力和適應(yīng)能力，還要能夠?qū)⒏辔粗氖澜鐮顟B(tài)變?yōu)橐阎?。因此想要實現(xiàn)智能計算這一遠大目標，我們芯片行業(yè)還有許多事情要做。

從已有的思路進行鑒定式的研究，我們認為可重構(gòu)計算是一項必須要做的事。通用計算和串行計算都可以通過CPU來處理，但并行計算需要有專門的器件來做，以FPGA為例，我們可以通過FPGA實現(xiàn)高度并行運算的硬件加速。因而我們可以通過結(jié)合通用和定制硬件來為未來的多樣性應(yīng)用提供加速。

有了這樣的硬件基礎(chǔ)后，我們還要考慮如何讓程序員使用。很多時候新芯片不是死在性能和技術(shù)上，而是死在程序員用不好甚至不會用；還要和系統(tǒng)軟件對接，讓系統(tǒng)可以無縫切換到加速處理器上；最重要的是要有更強的安全性。

而如果跳出之前的漸進式思路，換用變革性的思想來解決智能計算又該怎樣？首先要轉(zhuǎn)變計算模式。

傳統(tǒng)的計算模式是先畫出流程圖，再根據(jù)流程圖編程，這是靠人的思維來解決問題并編寫程序，程序員是這一階段中最大的價值所在；現(xiàn)在我們在做感知任務(wù)的時候，程序員已經(jīng)不知道如何去描述感知計算的過程，也無法畫出流程，但我們有大量經(jīng)過標注的清晰數(shù)據(jù)，可以通過深度學習模型訓(xùn)練出一套計算過程，在這一階段，數(shù)據(jù)科學家和算法工程師身價倍增。

再往前一步，如果想真正像人腦一樣搞定感知、學習、抽象和推理等多種計算，我們需要研究神經(jīng)擬態(tài)計算。神經(jīng)擬態(tài)計算可以模仿人的大腦結(jié)構(gòu)，讓多種計算過程可以同時進行，并且可以和外界交互，通過觀察和反饋來繼續(xù)學習。

更厲害的是量子計算。量子計算可通過糾纏在一起的量子位來進行高度并發(fā)的大量計算，但目前的問題在于量子糾纏的狀態(tài)極不穩(wěn)定，計算過程容易出錯，我們未來要解決的是量子計算錯誤率的問題。

在這幾個方面，Intel都有相應(yīng)的工作在進行。先來看一下神經(jīng)擬態(tài)芯片，這是一個非馮·諾依曼架構(gòu)的芯片，完全把存儲和計算單元融合在了一起，模擬了神經(jīng)元和神經(jīng)元之間的連接，是一種異步控制的芯片。神經(jīng)擬態(tài)芯片可以在片上進行自學習，支持無監(jiān)督學習、監(jiān)督學習、自監(jiān)督學習和強化學習模式，目前Intel已經(jīng)有14nm和10nm的神經(jīng)擬態(tài)芯片樣片，并在國內(nèi)大學和企業(yè)間開展合作，推動神經(jīng)擬態(tài)芯片的發(fā)展。

而在量子計算方面，Intel正在進行兩個方向的研究，其一是目前學術(shù)界應(yīng)用比較多的基于超導(dǎo)量子位的傳統(tǒng)計算方式，Intel已經(jīng)在7、17、49三種量子比特節(jié)點上進行了大量實驗。同時Intel還在觀察，當新技術(shù)出現(xiàn)后，怎樣才能讓用戶產(chǎn)生非用不可的意愿，是什么阻擋了用戶從早期接納者轉(zhuǎn)變?yōu)榇蟊娛褂谜摺?/p>

這些思考已經(jīng)超越了芯片技術(shù)本身的思考，希望大家與我們一起合作，推進后摩爾定律時代的發(fā)展。