萊迪思發(fā)布最新Lattice Radiant 2.0設(shè)計(jì)軟件加速FPGA設(shè)計(jì)

美國俄勒岡州希爾斯伯勒市——2019年12月10日——萊迪思半導(dǎo)體公司低功耗可編程器件的領(lǐng)先供應(yīng)商，今日宣布推出廣受歡迎的最新版本FPGA軟件設(shè)計(jì)工具Lattice Radiant? 2.0。除了增加了對(duì)新的CrossLink-NX? FPGA系列之類的更高密度器件的支持之外，更新的設(shè)計(jì)工具還提供了新的功能，加速和簡化了基于萊迪思FPGA的設(shè)計(jì)開發(fā)。

當(dāng)系統(tǒng)開發(fā)人員評(píng)估選擇硬件平臺(tái)時(shí)，實(shí)際的硬件只占他們選擇標(biāo)準(zhǔn)的一小部分。他們還會(huì)評(píng)估用于配置硬件的設(shè)計(jì)軟件的易用性和支持的功能，因?yàn)檫@些功能可能會(huì)對(duì)整體系統(tǒng)開發(fā)時(shí)間和成本產(chǎn)生重大影響。

萊迪思軟件產(chǎn)品線高級(jí)經(jīng)理Roger Do表示：“Lattice Radiant 2.0設(shè)計(jì)軟件為開發(fā)人員提供了更符合設(shè)計(jì)習(xí)慣的用戶體驗(yàn);該工具將引導(dǎo)他們完成從設(shè)計(jì)創(chuàng)建到IP導(dǎo)入，從實(shí)現(xiàn)到位流生成，再到將位流下載到FPGA的整個(gè)設(shè)計(jì)流程。幾乎沒有使用FPGA經(jīng)驗(yàn)的開發(fā)人員能夠快速利用Lattice Radiant的自動(dòng)化功能。對(duì)于有經(jīng)驗(yàn)的FPGA開發(fā)人員，如果需要特定的優(yōu)化，Lattice Radiant 2.0也可以對(duì)FPGA設(shè)置進(jìn)行更精細(xì)的控制?！?/span>

Radiant 2.0中提供的新功能升級(jí)包括：

·片上調(diào)試工具，允許用戶實(shí)時(shí)進(jìn)行錯(cuò)誤修復(fù)。調(diào)試功能使開發(fā)人員可以在其代碼中插入虛擬開關(guān)或LED來確認(rèn)功能的可行性。該工具還允許用戶更改硬核IP的設(shè)置以測試不同的工作模式。

·改進(jìn)的時(shí)序分析可提供更準(zhǔn)確的走線和布線規(guī)劃以及時(shí)鐘時(shí)序，從而避免設(shè)計(jì)擁塞和散熱問題。

·工程變更單(ECO)編輯器使開發(fā)人員可以對(duì)完成的設(shè)計(jì)進(jìn)行增量更改，而無需重新編譯整個(gè)FPGA數(shù)據(jù)庫。

·同步開關(guān)輸出(SSO)計(jì)算器分析單個(gè)引腳的信號(hào)完整性，以確保其性能不會(huì)因靠近另一個(gè)引腳而受到影響。