JTAG接口定義與其他簡(jiǎn)介
JTAG（Joint Test Action Group）是一個(gè)接口，為了這個(gè)接口成立了一個(gè)小組叫JTAG小組，它成立于1985年，比推丸菌的年齡還大。在1990年IEEE覺得一切妥當(dāng)，于是發(fā)布了?IEEE Standard 1149.1-1990，并命名為?Standard Test Access Port and Boundary-Scan Architecture，這就是大名鼎鼎的JTAG了。
JTAG的三大功能你知道嗎，響當(dāng)當(dāng)?shù)模?/span>
1. ?下載器，即下載軟件到FLASH里。
2. ?DEBUG，跟醫(yī)生的聽診器似的，可探聽芯片內(nèi)部小心思。
3.? 邊界掃描，可以訪問芯片內(nèi)部的信號(hào)邏輯狀態(tài)，還有芯片引腳的狀態(tài)等等。
JTAG根本沒有標(biāo)準(zhǔn)的接口定義，甚至每家公司定義都不一樣，推丸菌羅列了4種接口定義，有ARM公司的定義，有ST公司的定義等等，僅供大家參考。可能有眼尖的工程師，對(duì)的，我這個(gè)跟Intel的文檔是一樣的[請(qǐng)參考jtag-101-ieee-1149x-paper.pdf]。推丸菌建議硬件攻城獅不要糾結(jié)于引腳定義，而要專心設(shè)計(jì)電路，深入理解TMS/TCK/TDO/TDI等信號(hào)。
在JTAG接口中，最常用的信號(hào)有四個(gè)，分別是TCK/TMS/TDO/TDI。JTAG接口可以一對(duì)一的使用，也可以組成菊花鏈的一對(duì)多拓?fù)浣Y(jié)構(gòu)，兩種拓?fù)浣Y(jié)構(gòu)如下圖所示。多核的芯片，其芯片內(nèi)部已經(jīng)接成了菊花鏈的形式。
JTAG中雖然常用4個(gè)引腳，對(duì)于攻城獅來說，一定要掌握這4個(gè)信號(hào)，但對(duì)其他信號(hào)也要充分了解，這樣在使用的時(shí)候，就可以做到隨心所欲。下表介紹了JTAG和SWD信號(hào)接口，表中所有信號(hào)流向，是相對(duì)芯片而言的。
Symbol | Input ? ?/ Output | Description |
TMS/ SWDIO | Input/ Input & ? Output | 在JTAG接口中，Test mode select, 選擇測(cè)試模式。 在SWD接口中，該引腳扮演SWDIO功能。 |
TCK/ SWDCLK | Input/ Input | 在JTAG接口中，Test clock，同步時(shí)鐘信號(hào)。 在SWD接口中，該引腳扮演SWD時(shí)鐘信號(hào)。 |
TDO/ SWO | Output/ Output | 在JTAG接口中，Test data out，數(shù)據(jù)輸出。 在SWD接口中，該引腳扮演OUTPUT功能，該功能不同于SWDIO的O，在SWD接口中，該信號(hào)不是必選的信號(hào)。 |
TDI | Input | 在JTAG接口中，Test data in，數(shù)據(jù)輸入。 |
TRST | Input | 在JTAG接口中，TAP controller reset，復(fù)位TAP控制器，不同于復(fù)位芯片，在實(shí)際應(yīng)用中這個(gè)信號(hào)是可選的。 |
RESET | Input | 在JTAG接口中，Chip reset，復(fù)位芯片，不同于復(fù)位TAP控制器，在實(shí)際應(yīng)用中這個(gè)信號(hào)是可選的。嚴(yán)格來說，它不屬于JTAG的信號(hào)。 在SWD接口中，該引腳是可選的，但在實(shí)際應(yīng)用中推薦選擇該引腳。 |
VREF | Output | 在JTAG接口中，該引腳是電源引腳，屬于IO接口的電源域，目的是為了使芯片邏輯電平與調(diào)試器的邏輯電平一致，避免邏輯錯(cuò)誤，甚至對(duì)設(shè)備造損壞。 |
RTCK | Output | 在JTAG接口中，Return test clock，芯片返回給調(diào)試器的時(shí)鐘信號(hào)，用于更好的同步，不是必選信號(hào)。 |
上述原創(chuàng)文檔出自「屎殼螂創(chuàng)造 一個(gè)有創(chuàng)意的電子工廠」，僅用于技術(shù)交流。如有疑問請(qǐng)點(diǎn)擊鏈接或請(qǐng)聯(lián)系beetleinv@126.com。
下載文檔
