Xilinx的EasyPath使大批量產(chǎn)品也能用FPGA

    2004年10月28日，賽靈思(Xilinx)公司在北京宣布推出下一代EasyPath解決方案——FPGA業(yè)界成本最低、唯一可以免轉(zhuǎn)換（conversion-free）就能替代ASIC產(chǎn)品進(jìn)行批量生產(chǎn)的解決方案?，F(xiàn)在，擴(kuò)展的EasyPath產(chǎn)品系列支持Xilinx Spartan-3和Virtex-4平臺 FPGA，3萬邏輯單元起價為每單元12.95美元，是同等結(jié)構(gòu)化ASIC產(chǎn)品價格的一半。與結(jié)構(gòu)化ASIC相比，新的Spartan-3 和Virtex-4 EasyPath FPGA系列可以提供前所未有的性價比，并可以提供最全面的硅芯片和知識產(chǎn)權(quán) (IP) 平臺供用戶選擇。

    Xilinx 公司亞太區(qū)市場營銷總監(jiān)鄭馨南介紹說，F(xiàn)PGA的靈活性得到了工程師在設(shè)計階段的青睞，但當(dāng)產(chǎn)品進(jìn)入大批量生產(chǎn)的時候，F(xiàn)PGA的價格則顯得過高，OEM廠商多會轉(zhuǎn)向采用ASIC。但是ASIC漫長的設(shè)計周期，不靈活的設(shè)計過程，也提高了設(shè)計和生產(chǎn)的風(fēng)險，所以，各家公司都希望獲得容易而沒有風(fēng)險的方法來削減成本，且無需花費資源和時間來進(jìn)行ASIC轉(zhuǎn)換。EasyPath解決方案可以提供最低的總成本，并且可以用最快的速度免轉(zhuǎn)換地進(jìn)入大批量生產(chǎn)?，F(xiàn)在的解決方案還可以以低于結(jié)構(gòu)化ASIC的價格靈活地修改設(shè)計。

 圖為Xilinx公司亞太區(qū)市場營銷總監(jiān)鄭馨南

    賽靈思的EasyPath解決方案通過使用半導(dǎo)體業(yè)界普遍采用的冗余技術(shù)標(biāo)準(zhǔn)和專利的測試技術(shù)，將FPGA的成本降低了80%。EasyPath FPGA具有成本優(yōu)勢也得力于它采用了基于最優(yōu)性能和價格的90nm賽靈思Spartan-3和Virtex-4 FPGA架構(gòu)。

    用戶可以在短短的8周之內(nèi)，不需要進(jìn)行任何轉(zhuǎn)換和使功能一致化，就可以實現(xiàn)賽靈思FPGA向最低器件成本的過渡，以用于大批量生產(chǎn)。EasyPath器件的可靠性和質(zhì)量與相應(yīng)的FPGA一致，測試覆蓋性能優(yōu)于結(jié)構(gòu)化ASIC。與ASIC方法不同，EasyPath FPGA具有業(yè)界最低的非重復(fù)性工程成本(NRE)費用，不需要任何附加的設(shè)計和再鑒定（re-qualification）成本、IP或工具投資。

    Spartan-3和Virtex-4 EasyPath FPGA與ASIC不同，設(shè)計者可以使用完全可重編程的查找表(LUTs)和靈活的IO，實現(xiàn)系統(tǒng)內(nèi)工程更改指令(ECOs)。不用重新設(shè)計，設(shè)計者就可以進(jìn)行修改，與ASIC方法相比，大大降低了工程、原材料和庫存成本。另外，現(xiàn)在EasyPath FPGA可以在單個器件中支持兩種設(shè)計變動。通常來講，一個用來協(xié)助用戶的系統(tǒng)診斷測試，另一個用于實際應(yīng)用, 從而進(jìn)一步降低成本，并提供了無與倫比的靈活性。

    賽靈思下一代EasyPath解決方案支持的器件數(shù)量幾乎是原來的3倍，包括4個性能豐富的FPGA系列和6種硅芯片平臺，以及業(yè)界最流行的設(shè)計工具和當(dāng)前針對FPGA提供的最廣泛的硬IP和軟IP核。在Virtex-IIÔ 和 Virtex-II Pro EasyPath產(chǎn)品中加入Spartan-3和Virtex-4 平臺FPGA，已經(jīng)開始全面生產(chǎn)，總共可以提供28種器件，其邏輯單元從2萬個到20萬個。

    下一代EasyPath解決方案充分使用了賽靈思功能強(qiáng)大的開發(fā)環(huán)境，具有如下特性：數(shù)千兆位串行收發(fā)器、Power PC和 以太網(wǎng)MAC核的硬IP支持；600多個經(jīng)過驗證的軟IP核；以及易用、低成本的賽靈思集成軟件環(huán)境(ISE)設(shè)計套件。

    EasyPath免轉(zhuǎn)換（conversion-free）設(shè)計方法與原來的FPGA器件相比，不會出現(xiàn)特性不一致，也不會出現(xiàn)邏輯和時序的差異而確保用戶在第一時間獲得成功。不需要重新設(shè)計、再鑒定或在生產(chǎn)結(jié)束之前重新驗證，因此消除了使ASIC轉(zhuǎn)換再鑒定所面臨的全部風(fēng)險和巨大成本。