打破性能和功耗瓶頸 UltraScale可編程架構(gòu)助力Xilinx進(jìn)入ASIC市場(chǎng)

憑借高性價(jià)比和可編程系統(tǒng)集成等優(yōu)勢(shì)，Xilinx采用28nm工藝的7系列器件已經(jīng)在市場(chǎng)上得到了廣泛的應(yīng)用。令人關(guān)注的是，在通信行業(yè)，占40%份額的是以往ASIC獨(dú)占的應(yīng)用領(lǐng)域。據(jù)Xilinx公司全球高級(jí)副總裁湯立人介紹，這些應(yīng)用往往既需要高性能、低功耗，又重視差異化，廠商過去不得不放棄ASSP和FPGA，選擇上市慢、價(jià)格昂貴、風(fēng)險(xiǎn)性大的ASIC方案。而隨著在功耗和性能方面的進(jìn)一步優(yōu)化，F(xiàn)PGA已經(jīng)開始進(jìn)入這些領(lǐng)域。

近日，Xilinx公司發(fā)布行業(yè)第一個(gè)ASIC級(jí)可編程架構(gòu)UltraScale，同時(shí)投片半導(dǎo)體行業(yè)首款20nm器件。

湯立人表示，隨著UltraScale架構(gòu)的推出，Xilinx的FPGA器件將不局限于傳統(tǒng)的應(yīng)用領(lǐng)域。創(chuàng)新的架構(gòu)使得FPGA在性能和功耗方面能夠媲美ASIC，滿足下一代需要海量數(shù)據(jù)流的智能系統(tǒng)的需求，例如，支持智能圖形增強(qiáng)和識(shí)別的4K2K和8K顯示器和面向數(shù)據(jù)中心的高性能計(jì)算應(yīng)用等。UltraScale架構(gòu)將大大推動(dòng)Xilinx進(jìn)入規(guī)模更大的ASIC市場(chǎng)。

圖：ASIC級(jí)可編程架構(gòu)UltraScale

在中國(guó)市場(chǎng)，湯立人特別看好新系列在高增長(zhǎng)的光網(wǎng)設(shè)備中的應(yīng)用前景。來自Infonetics的最新報(bào)告顯示，2012年OTN交換設(shè)備市場(chǎng)在2012年的增幅高達(dá)46%。目前100G光網(wǎng)已經(jīng)全面部署，華為等廠商都在積極推進(jìn)400G光網(wǎng)，采用全新UltraScale架構(gòu)的VIRTEX系列FPGA在這一市場(chǎng)將大有可為。

創(chuàng)新的UltraScale架構(gòu)如何使這些新器件具備上述諸多性能優(yōu)勢(shì)呢？UltraScale架構(gòu)包括20nm平面晶體管結(jié)構(gòu)工藝和16nm乃至FinFET晶體管技術(shù)擴(kuò)展，包括單芯片和3D IC。它不僅能解決整體系統(tǒng)吞吐量擴(kuò)展限制的問題和時(shí)延問題，還能直接應(yīng)對(duì)先進(jìn)節(jié)點(diǎn)芯片性能方面的最大瓶頸問題——互連。

在時(shí)鐘方面，UltraScale架構(gòu)提供類似ASIC的多區(qū)域時(shí)鐘功能，使得設(shè)計(jì)人員現(xiàn)在可以將系統(tǒng)級(jí)時(shí)鐘放在整個(gè)晶片的任何最佳位置上，從而使系統(tǒng)級(jí)時(shí)鐘歪斜降低多達(dá)50%。將時(shí)鐘驅(qū)動(dòng)的節(jié)點(diǎn)放在功能模塊的幾何中心并且平衡不同葉節(jié)點(diǎn)時(shí)鐘單元的時(shí)鐘歪斜，這樣可以打破阻礙實(shí)現(xiàn)多Gb系統(tǒng)級(jí)性能的一個(gè)最大瓶頸。UltraScale架構(gòu)的類似ASIC時(shí)鐘功能消除了時(shí)鐘放置方面的一切限制并且能夠在系統(tǒng)設(shè)計(jì)中實(shí)現(xiàn)大量獨(dú)立的高性能低歪斜時(shí)鐘資源，而這正是新一代設(shè)計(jì)的關(guān)鍵要求之一。這是與前幾代可編程邏輯器件所采用的時(shí)鐘方案的最大不同之處，而且實(shí)現(xiàn)了重大改進(jìn)。

在互連方面，UltraScale架構(gòu)的新一代路由理念可以從容應(yīng)對(duì)海量數(shù)據(jù)流挑戰(zhàn)。UltraScale架構(gòu)加入了類似的高速公路的快速通道。這些新增的快速通道可供附近的邏輯單元之間傳輸數(shù)據(jù)，盡管這些單元并不一定相鄰，但它們?nèi)酝ㄟ^特定的設(shè)計(jì)實(shí)現(xiàn)了邏輯上的連接。這樣，UltraScale架構(gòu)所能管理的數(shù)據(jù)量就會(huì)呈指數(shù)級(jí)上升，如下圖所示。

圖：快速通道有助于應(yīng)對(duì)不斷增加的復(fù)雜性
 

UltraScale架構(gòu)提供的高布線效率從根本上完全消除了布線擁塞問題，也使器件利用率達(dá)到90%以上，且不降低性能或增加系統(tǒng)時(shí)延。

除此之外，UltraScale架構(gòu)將關(guān)鍵路徑優(yōu)化與新的27x18位乘法器和兩個(gè)加法器結(jié)合，顯著提升了定點(diǎn)和IEEE 754標(biāo)準(zhǔn)浮點(diǎn)算術(shù)性能和效率的飛躍。UltraScale架構(gòu)能夠讓雙精度浮點(diǎn)運(yùn)算的資源利用率實(shí)現(xiàn)1.5倍的效率提升，并具有更多的DSP資源數(shù)量，因此可以滿足新一代應(yīng)用在TMAC處理性能和集成方面的要求，并實(shí)現(xiàn)最優(yōu)價(jià)格點(diǎn)。針對(duì)第2代3D IC系統(tǒng)集成和新型3D IC大寬度存儲(chǔ)器優(yōu)化接口，UltraScale架構(gòu)提供芯片間帶寬步進(jìn)功能。這一架構(gòu)通過多個(gè)硬化的ASIC級(jí)10/100G以太網(wǎng)、Interlaken和PCIe® IP核顯著降低時(shí)延，支持新一代存儲(chǔ)器接口功能。在電源管理方面，跨多種功能元素提供寬廣的靜態(tài)和動(dòng)態(tài)電源門控范圍，實(shí)現(xiàn)顯著節(jié)能降耗。針對(duì)安全性，UltraScale架構(gòu)采用先進(jìn)的方法進(jìn)行AES比特流加密和認(rèn)證、密鑰模糊處理和安全器件編程。

下一代智能系統(tǒng)需要管理每秒數(shù)百Gbps信息流的系統(tǒng)性能，以及在全線速下進(jìn)行智能處理的能力，并可擴(kuò)展至Tb級(jí)流量和每秒10億次浮點(diǎn)運(yùn)算級(jí)的計(jì)算能力。UltraScale架構(gòu)通過在全面可編程的架構(gòu)中采用尖端ASIC技術(shù)，從根本上提高通信、時(shí)鐘、關(guān)鍵路徑以及互連技術(shù)，滿足了這些需求，全面提升了FPGA的性能，為以往只能采用ASIC的應(yīng)用提供了新的選擇。