eFPGA終現(xiàn)身，Speedcore會是游戲規(guī)則的改變者嗎？

時間：2016-10-18 17:51:23

關(guān)鍵字： achronix ip SoC 技術(shù)專訪 efpga speedcore

手機看文章

掃描二維碼
隨時隨地手機看文章

[導(dǎo)讀]eFPGA，即embedded FPGA，嵌入式FPGA。其實絕非新概念，行業(yè)內(nèi)早就有人有這個心思，然而Achronix在幾日前宣布將其變成現(xiàn)實。近日，小編參與了Achronix在北京召開的Speedcore 嵌入式FPGA IP發(fā)布會，Achronix的總裁兼首

eFPGA，即embedded FPGA，嵌入式FPGA。其實絕非新概念，行業(yè)內(nèi)早就有人有這個心思，然而Achronix在幾日前宣布將其變成現(xiàn)實。

近日，小編參與了Achronix在北京召開的Speedcore 嵌入式FPGA IP發(fā)布會，Achronix的總裁兼首席執(zhí)行官Robert Blake和亞太區(qū)總經(jīng)理羅煒亮先生出席并進(jìn)行了精彩的講解。

3年磨一劍

從Achronix分享的數(shù)據(jù)來看，這家年輕的小型FPGA公司發(fā)展地很穩(wěn)健

從3年前，Achronix發(fā)布其Speedster22i之后，這家私人公司一直鮮有新的FPGA產(chǎn)品發(fā)布。而FPGA行業(yè)的又是以超高死亡率據(jù)稱，不禁讓人懷疑Achronix到底是發(fā)展地如何?原來從2013年發(fā)布了Speedster22i之后，Achronix就已經(jīng)堅定了要做嵌入式FPGA的決心，歷時三年的研發(fā)之后，Speedcore終于得以面世并且可以向客戶發(fā)貨。“多年以來，不同的公司都一直在討論eFPGA產(chǎn)品，但Achronix的Speedcore是首款向客戶出貨的eFPGA IP產(chǎn)品，它是游戲規(guī)則的改變者。”Robert與記者分享到。

Speedcore憑何成為FPGA行業(yè)規(guī)則改變者?在SoC搭配獨立FPGA設(shè)計的系統(tǒng)和內(nèi)嵌eFPGA的系統(tǒng)進(jìn)行比較，并根據(jù)Robert的解釋，可以總結(jié)為以下幾點。

第一，相比獨立FPGA，eFPGA面積更小。這是因為在eFPGA的產(chǎn)品中，可編程IO口可以根據(jù)客戶需求來進(jìn)行配置，因此數(shù)量更少。Achronix將此優(yōu)勢稱為是FPGA在Die尺寸上的一個突破。根據(jù)其發(fā)布的數(shù)據(jù)來看，eFPGA的面積相較獨立FPGA可以縮小50%。

顯而易見，去掉可編程IO、SerDes、接口控制等之后，面積自然會減少很多

第二，Speedcore減少了整個系統(tǒng)的成本。可以減少電路板的面積;減少電路板的層數(shù);保證信號具有更好的完整性;去掉了在配置獨立FPGA時候所需要的外圍組件：例如FPGA電源管理、時鐘發(fā)生器等等。

作為一個FPGA的IP，去掉了可編程IO口和其它外設(shè)之后對于系統(tǒng)整體成本也起到降低

第三，降低功耗。功耗降低50%，成本降低90%。因為去掉了大量的可編程IO口，因此在IO方面的功耗也得以大幅降低。同時

功耗和成本對比

第四，數(shù)據(jù)傳輸速度更快。Achronix承諾，互聯(lián)帶寬增加10倍，互聯(lián)延遲減小至1/10。因為eFPGA是內(nèi)嵌在SoC之內(nèi)的，因此可以直接通過SoC內(nèi)部的通信總線進(jìn)行數(shù)據(jù)交換和傳輸，而獨立FPGA在與SoC進(jìn)行通信時，需要通過外部IO、SerDes等才能進(jìn)行數(shù)據(jù)交互。因此eFPGA在數(shù)據(jù)傳輸速率方面相較獨立FPGA+SoC的設(shè)計更具有傳輸效率。

Speedcore數(shù)據(jù)傳輸方式與獨立FPGA進(jìn)行比較

強調(diào)完理論上的諸多優(yōu)勢之后，Achronix還拉出來X和A兩大熱門FPGA產(chǎn)品進(jìn)行了實際的參數(shù)對比。

Speedcore VS XCKU025 & GX160

你會買單嗎?

FPGA也能賣IP，Achronix的此番嘗試可以說是邁出了極大的一步。而對于一款新產(chǎn)品而言，市場接受程度十分地重要。不過Achronix似乎對此很有信心，其Speedcore eFPGA產(chǎn)品在發(fā)布會當(dāng)日宣布即刻即可向客戶發(fā)貨。因其之前已經(jīng)與某些客戶就eFPGA進(jìn)行了相關(guān)成功的合作，而客戶名稱并未透露。在具體的生意運作方面，Achronix提出了一個Achronix Speedcore Compiler的概念。如下圖所示，客戶可以將參數(shù)需求，以及代工廠需求等提交給Complier，然后會輸出一個預(yù)設(shè)好參數(shù)的IP設(shè)計以及專用的開發(fā)工具——ACE(Achronix CAD Environment)。

Speedcore 生意模式

不少人很擔(dān)心對于SoC的設(shè)計人員來說，把eFPGA加入到其SoC中來后對于其設(shè)計方法上會有哪些變化，是否會具有更高的難度。Robert對此表示完全不需要擔(dān)心，Achronix有專門的支持團(tuán)隊，并且在他看來，這種eFPGA的設(shè)計就跟在SoC中配置SRAM一樣簡單，因此SoC的設(shè)計者將非常容易上手。eFPGA采用一種模塊化的設(shè)計理念，設(shè)計人員可以選擇自己所需的LUT、LRAM、DSP和BRAM等等進(jìn)行組合。Achronix將其形容為一種類似于“樂高”積木一樣的架構(gòu)構(gòu)建方式。這種模塊化的設(shè)計方式，更加靈活，可以縮短設(shè)計時間。對于客戶的首個eFPGA核心，Achronix表示需要4~6個月的時間，而到進(jìn)行第二顆eFPGA核心設(shè)計時，基于其第一個的設(shè)計基礎(chǔ)，第二個的設(shè)計時間就可以縮短到短短的幾個周的時間。