瞄準5G、DOCSIS 3.1應(yīng)用，集ADC/DAC、ARM、FPGA于一體，這款單芯片RFSoC發(fā)貨啦

FPGA近來有點火!

什么機器學習啦、云計算啦、類腦芯片啦，頻頻閃現(xiàn)FPGA的身影，據(jù)說是單靠CPU和GPU越來越搞不定這些業(yè)務(wù)了。

另一方面，F(xiàn)PGA以它強大的集成能力，不斷博采眾長，正將自己打造成各個專用高性能應(yīng)用領(lǐng)域的快攻手。

時下，5G無線、有線Remote-PHY是行業(yè)應(yīng)用的熱點。其中，在5G通信中，從前傳到回程，都對現(xiàn)有解決方案提出了嚴苛挑戰(zhàn)，例如：大規(guī)模MIMO天線陳列對低功耗和小封裝尺寸的要求，基帶和無線回程要求最大限度提升系統(tǒng)吞吐量;在有線接入應(yīng)用中，DOCSIS 3.1標準下，用戶希望實現(xiàn)10倍的吞吐量提升，而現(xiàn)有處理系統(tǒng)的容量已遠遠不夠。重要的是, 5G 標準尚未穩(wěn)定,用戶需求千變?nèi)f化……

這時，高度集成且可重配置的FPGA適時登場了!

說它是FPGA,還不確切，這是一款融ADC/DAC、ARM、FPGA于一體的一款單芯片全可編程RFSoC——Zynq UltraScale+ RFSoC，由賽靈思公司獨家打造。

早在今年2月份，賽靈思曾向外界透露這款產(chǎn)品的創(chuàng)新架構(gòu)，在單芯片的SoC上把數(shù)字和模擬集成在一起的顛覆性突破令業(yè)界翹首以盼。如今，這款產(chǎn)品終于發(fā)貨了，賽靈思通信業(yè)務(wù)主管總監(jiān)Gilles Garcia詳細介紹了它的技術(shù)細節(jié)及應(yīng)用市場。

單芯片RF-Analog集成，可將功耗和封裝尺寸減少50-75%

Gilles Garcia解釋說，傳統(tǒng)的RF模擬設(shè)計，一般采用一個片上系統(tǒng)，再加上很多外部ADC/DAC，用戶以此為基礎(chǔ)做功能設(shè)計。這樣做的一個壞處是功耗高，設(shè)計復(fù)雜。Zynq UltraScale+ RFSoC最多可將16x16個電信級射頻采樣ADC和DAC與可編程邏輯和ARM多處理子系統(tǒng)緊密集成在一起。由于無須分立ADC和DAC器件，系統(tǒng)的功耗和封裝尺寸可減少多達50-75%，設(shè)計復(fù)雜度也大大降低。

軟判決正向糾錯(SD-FEC)支持5G訪問/回程和DOCSIS 3.1

正向糾錯對 RF 信號鏈和所有通信都至關(guān)重要，這種DSP技術(shù)能解決銅纜、光纖或空中接口等不同介質(zhì)的數(shù)據(jù)傳輸信號受損問題(諸如信號衰減、失真等)。由于下一代無線和有線寬帶對吞吐量提出了很高的要求，因此5G訪問/回程和DOCSIS 3.1標準需要計算強度更高的FEC編碼方案(即低密度奇偶校驗 (LDPC) 編碼)，以盡可能提高 RF 傳輸?shù)念l譜效率。

Gilles Garcia介紹說，賽靈思推出FEC IP已經(jīng)有20年了，在這一領(lǐng)域有豐富的經(jīng)驗積累。此次，在Zynq UltraScale+ RFSoC中集成SD-FEC模塊，相比軟核實現(xiàn)的方法，系統(tǒng)的吞吐量可以提升10-20倍。

完整的RF信號鏈集成及優(yōu)化

Zynq UltraScale+ RFSoC不僅實現(xiàn)了完整的RF信號鏈集成，而且進行了優(yōu)化。從直接 RF 轉(zhuǎn)換和信號調(diào)節(jié)到FPGA邏輯加速和差異化乃至信號損壞修復(fù)，一顆Zynq UltraScale+ RFSoC就能搞定。同時，RFSoC緊密集成于ARM處理器子系統(tǒng)，能為模擬、數(shù)字和嵌入式設(shè)計提供統(tǒng)一平臺，從而簡化了信號鏈上的校準和同步操作。

面向5G無線、Remote-PHY有線接入、測試測量等應(yīng)用

UltraScale+ RFSoC憑借著高度的集成度、對軟判決正向糾錯(SD-FEC)的支持，以及完整優(yōu)化的RF信號鏈，可以很好地解決5G無線、Remote-PHY有線接入等市場的技術(shù)挑戰(zhàn)。

5G 新無線電(New Radio)的遠端射頻單元設(shè)計與實現(xiàn)是賽靈思RFSoC的最佳應(yīng)用之一。Massive MIMO收發(fā)器需要大規(guī)模天線陣列，借助Zynq UltraScale+可避免使用大量的大型分立組件，這是一項突破性進展。

基帶是無線接入網(wǎng)中計算強度最大的單元之一，對吞吐量和功效的要求非常高，Zynq UltraScale+ RFSoC正好可以解決基帶應(yīng)用中的這一痛點，不光要提高吞吐量，Zynq UltraScale+ RFSoC的SD-FEC靈活性可支持 5G 最新3GPP版中指定的LDPC編碼方案，幫助廠商實現(xiàn)差異化設(shè)計。

DOCSIS 3.1有線接入是Zynq UltraScale+ RFSoC的另一個理想應(yīng)用市場，在DOCSIS3.1情形下，客戶希望實現(xiàn)10倍的吞吐量，這個需求遠遠超過了集中式的處理系統(tǒng)的容量。為了實現(xiàn)這一目標，標準組織提出了一個新的分布式的接入架構(gòu)。這種架構(gòu)把部分功能移植到Remote-PHY節(jié)點來進行，即網(wǎng)絡(luò)中實現(xiàn)深入光纖和在Remote-PHY中實現(xiàn)復(fù)雜的信號處理，實現(xiàn)從中央到分布式的架構(gòu)演變，Zynq UltraScale+RFSoC完全適配于這種分布式架構(gòu)的Remote-PHY。

除了5G無線和Remote-PHY有線接入市場，RFSoC還可以用于固定無線接入(5G初期的部署)、測試測量、衛(wèi)星通訊，X光和全身掃描儀等領(lǐng)域。

最后，Gilles Garcia先生強調(diào)，賽靈思RFSoC是非常全面的一個解決方案，不僅提供高度集成的芯片，還提供非常全面的工具包：包括VIVADO、IP庫、SDx等，完整的IP庫包括：DOCSIS3.1，5G新基站、FEC編解碼、3GPP基帶調(diào)制解調(diào)等。另外為了加速客戶開發(fā)，賽靈思還建立了RFSoC評估平臺，幫助用戶加速開發(fā)周期以及上市盈利的時間。