不止步于CPU，英特爾面向未來的目標：以封裝的視角看六大技術(shù)支柱

相信英特爾（Intel）這家公司無人不曉，而目前市面用戶普遍認為英特爾主要關(guān)注點在于CPU和PC。事實上，英特爾的發(fā)展目標并不僅此而已……

如今數(shù)據(jù)量正以驚人的速度增長，據(jù)IDC預(yù)測，2025年全球?qū)a(chǎn)生175 ZettaBytes的數(shù)據(jù)總量，復(fù)合年增長近乎61%，換言之，如果將這些數(shù)據(jù)存儲到光盤上，這些光盤數(shù)量將足以讓人登月23次。而AI、5G、自動駕駛、物聯(lián)網(wǎng)等層出不窮的新應(yīng)用，都對計算提出了全新的需求。

據(jù)英特爾公司介紹，正因現(xiàn)代社會數(shù)據(jù)量的爆炸式增長，目前英特爾也正經(jīng)歷非常快速的市場轉(zhuǎn)型，未來將以數(shù)據(jù)為中心驅(qū)動智能互聯(lián)作為目標，面向以數(shù)據(jù)為中心的、更加多元化的計算時代，英特爾推出全新技術(shù)戰(zhàn)略，全方位推動計算創(chuàng)新，驅(qū)動計算性能的指數(shù)級提升，這扎根于六大技術(shù)支柱：制程和封裝，架構(gòu)，內(nèi)存和存儲，互連，安全，軟件。

而制程和封裝作為其他五項支柱的重要核心，針對封裝，今年的SEMICON West大會上，英特爾推出了一系列全新封裝基礎(chǔ)工具，包括將EMIB和Foveros技術(shù)相結(jié)合的創(chuàng)新應(yīng)用（Co-EMIB），全方位互連（ODI）技術(shù)，和全新裸片間接口（MDIO）技術(shù)。

9月4日，英特爾公司于上海召開了“英特爾先進封裝技術(shù)解析會”，會上英特爾介紹了未來主要的發(fā)展目標和英特爾的六大技術(shù)支柱，并主要對封裝技術(shù)進行了解析。21ic中國電子網(wǎng)記者受邀參加此次解析會。

出席本次解析會的演講嘉賓包括：英特爾公司集團副總裁兼封裝測試技術(shù)開發(fā)部門總經(jīng)理Babak Sabi，英特爾院士兼技術(shù)開發(fā)部聯(lián)合總監(jiān)Ravindranath (Ravi) V. Mahajan，英特爾封裝研究事業(yè)部組件研究部首席工程師Adel Elsherbini，英特爾制程及封裝部門技術(shù)營銷總監(jiān)Jason Gorss。

六大技術(shù)支柱驅(qū)動智能互聯(lián)世界

2013年英特爾以PC為中心；在2017-2021年則以數(shù)據(jù)為中心；2021及未來，英特爾將以驅(qū)動智能互聯(lián)的世界為目標。而以數(shù)據(jù)為中心的市場需要在更廣泛的技術(shù)領(lǐng)域進行創(chuàng)新……

“在PC時代，英特爾的技術(shù)創(chuàng)新很大程度上是依賴于晶體管密度提高和CPU架構(gòu)的創(chuàng)新。但是在邁向數(shù)據(jù)驅(qū)動的時代的進程中，必須要建立起全新路徑，這就是為何要提出英特爾六大技術(shù)支柱作為全新目標”，現(xiàn)場，Jason Gorss為記者介紹了英特爾公司目前的戰(zhàn)略目標。

據(jù)介紹，英特爾六大技術(shù)支柱包括：安全、軟件、互聯(lián)、內(nèi)存&存儲、架構(gòu)、制程&封裝。

圖1：英特爾未來愿景——六大技術(shù)支柱

1、制程&封裝：Jason Gorss表示，之所以將制程&封裝放在最下面，正因其作為上面五大支柱的重要核心，也是最基礎(chǔ)的要素。他表示，在此領(lǐng)域英特爾要做的創(chuàng)新集中在晶體管和封裝兩大領(lǐng)域，晶體管層面未來尺寸會越來越小，功耗也將越來越下降，而封裝方面下文將進行詳細講解。而在目前消費市場普遍關(guān)注的制程方面，英特爾所持有產(chǎn)品在穩(wěn)定性和性能上獨有的優(yōu)勢也是消費市場有目共睹的。

2、架構(gòu)：Jason Gorss表示，英特爾過去一直通用的是x86架構(gòu)，但是在新時代必須掌握更多不同架構(gòu)的組合，以滿足特定領(lǐng)域的需求，包括FPGA、圖象處理及人工智能加速器等。

3、內(nèi)存&存儲：“現(xiàn)如今，英特爾正面臨全新的瓶頸，我們希望可以開發(fā)更加領(lǐng)先的技術(shù)和產(chǎn)品，可以消除傳統(tǒng)內(nèi)存和存儲層級結(jié)構(gòu)中的固有瓶頸，同時可以實現(xiàn)加速互連”，Jason Gorss如是說。

4、互連：Jason Gorss對現(xiàn)場記者介紹表示，不僅是數(shù)據(jù)存儲需要加大創(chuàng)新，數(shù)據(jù)之間的互連也是非常重要的，這也正是為何英特爾在互連領(lǐng)域投資不同層級的互連技術(shù)，希望可以更好滿足在數(shù)據(jù)層面或是封裝內(nèi)的數(shù)據(jù)流通。

5、軟件：在硬件層面，英特爾已實現(xiàn)最高的性能并一直致力于此。Jason Gorss表示，但在此方面至少還有另外兩個維度，可以進一步大幅度提高性能，其中軟件就是非常重要的一個環(huán)節(jié)。他表示，目前英特爾在全球已有超過1.5萬名工程師，可以說遠超任何一家市面上的主流企業(yè)。在軟件方面，英特爾也會繼續(xù)利用硬件和研發(fā)能力的優(yōu)勢加強軟件領(lǐng)域的創(chuàng)新。

6、安全：眾所周知，安全是實現(xiàn)數(shù)據(jù)智能互聯(lián)的核心，正因其作為其他一切可靠發(fā)展的基礎(chǔ)，所以這也是英特爾所考慮的最重要的一點因素。

在介紹的最后，Jason Gorss表示，可以說市面上沒有任何一家企業(yè)可以像英特爾一樣，可為所有客戶和相關(guān)方提供如此全面的解決方案。

圖2：Jason Gorss在現(xiàn)場介紹英特爾的六大支柱

IDM廠商獨有的整體協(xié)同優(yōu)勢

據(jù)Babak Sabi介紹，英特爾是一家垂直集成的IDM廠商，具備上文所述六大技術(shù)中全部領(lǐng)域的專門技術(shù)細節(jié)。得益于架構(gòu)、硅技術(shù)、產(chǎn)品設(shè)計、軟件、封裝/組裝/測試、制造，英特爾在整體系統(tǒng)層面上的集成擁有通用的工具和共同的目標，能提供全面的解決方案，從而使得產(chǎn)品擁有最佳的性能、功耗、安全，產(chǎn)能快速攀升。

封裝與測試技術(shù)開發(fā)包括哪些內(nèi)容？Babak Sabi表示，硅晶圓會先經(jīng)歷晶圓測試、硅片處理，根據(jù)硅片處理后的裸片將轉(zhuǎn)入KGD工作站（已知合格芯片），通過一整套的工具解決方案對裸片的測試可以確保交付的芯片質(zhì)量均合格。接下來便是重頭戲封裝，簡言之即將裸片結(jié)合基板以及其他的封裝材料封裝于一體，經(jīng)過測試合格后即可交付客戶。

圖3：封裝與測試技術(shù)開發(fā)的范圍

半導(dǎo)體發(fā)展非常迅速，只有擁有超高的性能才能追趕發(fā)展的進程。而在封裝領(lǐng)域的高性能設(shè)計上，Babak Sabi表示，通過供電、信號完整性與射頻、熱力與機械的模擬分析與設(shè)計，機械完整性及表面切裝工藝的設(shè)計，高速信號傳導(dǎo)及封裝測試等多項嚴苛的設(shè)計使得產(chǎn)品可以更好地預(yù)測行業(yè)出現(xiàn)的各項問題，并進行性能強化。

圖4：為高性能設(shè)計

現(xiàn)場，Babak Sabi為記者展示了其中兩款封裝產(chǎn)品，其中一款整體設(shè)計非常小且非常薄，然而小身材中已疊加了底層裸片、CPU和上上層的存儲單元三層。另外一款較大面積的封裝上則擁有10個小芯片。

圖5：Babak Sabi正在展示三層疊加的實例

圖6：Babak Sabi正在展示大面積封裝的實例

值得一提的是，在把英特爾的封裝產(chǎn)品集成在線路板之前，需要進行封裝測試工序，而通過表面貼裝技術(shù)在英特爾內(nèi)部的實現(xiàn)，可確保所有封裝在正式交付客戶之前都經(jīng)過完整的組裝及測試。

總而言之，英特爾的IDM模式在異構(gòu)集成時代的優(yōu)勢毋庸置疑。另外，在開發(fā)方案上英特爾擁有整體且全面的解決方案。“我們希望所有產(chǎn)品都可以非常輕松地集成在客戶的平臺上”，Babak Sabi總結(jié)說道。

封裝技術(shù)的三個重點：輕薄小巧、高速信號、互聯(lián)微縮

2018年，英特爾提出了“開發(fā)和擁有領(lǐng)先技術(shù)，能夠在一個封裝內(nèi)連接芯片和小芯片，實現(xiàn)單晶片系統(tǒng)芯片（SOC）的功能”和“實現(xiàn)低功耗高帶寬的高密度互聯(lián)對于實現(xiàn)這個愿景至關(guān)重要”的封裝愿景。

現(xiàn)場，Ravi Mahajan為記者介紹表示，封裝技術(shù)的重點在于輕薄/小巧的客戶端封裝、高速信號和互聯(lián)微縮（密度和間距），而實現(xiàn)這些整個裸片上的小芯片連接必須是低功耗、高帶寬和高性能的。

1、輕薄/小巧的客戶端封裝：一方面，如今小型化已成芯片重中之重，在有限空間中應(yīng)用高度集成的小尺寸芯片將為產(chǎn)品帶來更多可能性。另一方面，正因集成尺寸的降低，系統(tǒng)的面積會大幅減少，而具體到物理間隔則也隨之而減，電壓的調(diào)節(jié)會更加高效，因而具有更加高速的信號傳遞和更低的延遲。

另外，據(jù)Ravi Mahajan介紹，英特爾封裝支持多節(jié)點混合集成，不僅是上文所述的不同元器件集成中X、Y軸的平面面積縮小，在G軸上（即高度）也具有優(yōu)化空間。他表示，2014年，封裝厚度約為100μm；2015年已實現(xiàn)無核技術(shù)，換言之即為無核狀態(tài)；未來，英特爾不僅僅是把硅片疊加到封裝上，將實現(xiàn)嵌入式橋接。“由于先進技術(shù)的出現(xiàn)，英特爾也是行業(yè)首家整套解決方案的方案提供商，通過這套方案可讓系統(tǒng)更小更薄”，Ravi Mahajan說。

圖7：Ravi Mahajan正在介紹封裝尺寸的重要性

2、高速信號：Ravi Mahajan介紹道，信號實際上是在半導(dǎo)體芯片表面上傳遞進行的，會受到金屬表面粗糙度影響。正因如此，英特爾擁有專門的制造技術(shù)大幅降低金屬表面的粗糙度，從而減少信號傳遞中的損耗，同時采用全新的布線方法，使其間串?dāng)_變得更加少。除此之外也會采用空隙布線，使得電介質(zhì)堆棧設(shè)計中兩者之間的傳導(dǎo)損耗更小。Ravi Mahajan表示，通過先進封裝技術(shù)目前已經(jīng)可以達到112Gbps，未來將努力邁向224Gbps這一數(shù)量級。

圖8：高速信號在封裝中的重要性

3、互聯(lián)微縮（密度和間距）：Ravi Mahajan為現(xiàn)場記者介紹了兩個基礎(chǔ)概念，其一為3D互連，代表兩個裸片的縱向的疊加，另外一個為2D互連，代表兩個裸片的水平連接。前者導(dǎo)線數(shù)量較少傳輸速度較快，后者導(dǎo)線數(shù)量多傳輸速度較慢。

通過英特爾全方位互聯(lián)（ODI）技術(shù)，可以實現(xiàn)高速互聯(lián)，通過并行連接延遲會大幅下降，并且可以更好地改善速度。據(jù)Ravi Mahajan介紹，經(jīng)過良好設(shè)計的系統(tǒng)能耗可降低約10%。

圖9：互聯(lián)微縮在封裝中的重要性

綜上所述，對高帶寬、低功耗IO鏈路的需求推動了對先進多芯片封裝（MCP）架構(gòu)的關(guān)注，那么如何構(gòu)建高密度MCP？英特爾對此亮出目前的關(guān)鍵技術(shù)：

1、EMIB、Foveros和Co-EMIB是構(gòu)建高密度MCP的關(guān)鍵基礎(chǔ)技術(shù)

英特爾EMIB（嵌入式多芯片互連橋接）2D封裝和Foveros 3D封裝技術(shù)利用高密度的互連技術(shù)，實現(xiàn)高帶寬、低功耗，并實現(xiàn)相當(dāng)有競爭力的I/O密度。

英特爾Co-EMIB則是融合2D和3D，將更高的計算性能和能力連接起來，基本達到單晶片性能。

EMIB（高密度微縮2D）：提及2D芯片封裝及裸片間互連，一般考慮的是可以做到多薄，裸片間間距有多少。傳統(tǒng)有機封裝形式裸片上每毫米約有30個導(dǎo)線，利用先進的制造技術(shù)可以將這個數(shù)字提升至100-150個，但若使用硅工藝的話，可以輕松將導(dǎo)線數(shù)量提升至200-400甚至是500-600。

在這里便要強調(diào)英特爾在此獨有的競爭優(yōu)勢了，即英特爾EMIB技術(shù)。通過EMIB技術(shù)可以實現(xiàn)更好的導(dǎo)線密度。通過將硅中介層放入封裝內(nèi)，因而可進行局部高密度布線，并非全部芯片的高密度布線。

圖10：英特爾EMIB技術(shù)

數(shù)據(jù)顯示，典型FCBGA（有機封裝）具體可達到32-48 IO/mm/層不等。英特爾目前正在開發(fā)超高密度FCBGA（有機封裝）可將這個數(shù)字提升至64-256 IO/mm/層。而利用EMIB技術(shù)，可擁有256-1024 IO/mm/層。

圖11：高密度微縮（平面）

Foveros（高密度微縮3D）：有源基礎(chǔ)裸片上面可在非常小的面積上進行堆疊。而目前間距可做到50 μm，但是利用現(xiàn)有的先進技術(shù)Foveros可以將此數(shù)值做到10 μm甚至更小，如若在此基礎(chǔ)上進行完美的設(shè)計，IO就甚至可以達到從400至10000 IO/mm²。

現(xiàn)在英特爾已有了制程和工藝可以在更小間距的環(huán)境下，在同樣的基礎(chǔ)裸片面積上搭載更多的單片。具體間距能有多么輕薄，舉個例子便是鉛筆的橫截面，換言之，可將這些非常輕薄的晶圓來進行打造，并且進行生產(chǎn)。

圖12：英特爾Foveros技術(shù)

Co-EMIB（融合2D和3D）：簡言之，Co-EMIB就是EMIB技術(shù)還有Foveros兩個技術(shù)之間的集成，使得2D和3D芯片進行融合。作為Co-EMIB可以將超過兩個不同的裸片來進行疊加，具體的疊加也可在水平和垂直方向?qū)崿F(xiàn)。這樣的話設(shè)計的靈活度更高，不同層面也可擁有不同的分割級，并且可將它放在同一個封裝內(nèi)進行實現(xiàn)。

圖13：英特爾Co-EMIB技術(shù)

2、MDIO和AIB是領(lǐng)先的IO技術(shù)，利用英特爾的高密度MCP技術(shù)組合進行協(xié)同設(shè)計

Ravi Mahajan表示，不僅僅是封裝本身，英特爾也希望更好地分析裸片間的IO界面。據(jù)悉，2017年，英特爾推出了AIB互連方案（第1代），針腳速度達2.0 Gbps，帶寬密度可達到130 GBps/mm，Areal 帶寬密度可達150 GBps/mm²，物理層能量消耗為0.85 pJ/b。而近日臺積電所發(fā)布的解決方案LIPINCON²，針腳速度可以達到8.0 Gbps，但是Shoreline帶寬密度和Areal帶寬密度分別是67 GBps/mm和198 GBps/mm，物理層能量消耗則為0.56 pJ/b。數(shù)據(jù)證明，在同樣的帶寬密度條件下，英特爾的功耗更低。

不僅如此，2020年，英特爾即將落地全新裸片間接口（MDIO）技術(shù)，通過MDIO（第1代）技術(shù)未來的產(chǎn)品的互連速度更高，同樣功率環(huán)境下，帶寬密度也將更好。

據(jù)悉，英特爾名為MDIO的全新裸片間接口技術(shù)基于其高級接口總線（AIB）物理層互連技術(shù)，支持對小芯片IP模塊庫的模塊化系統(tǒng)設(shè)計，能夠提供更高能效，實現(xiàn)AIB技術(shù)兩倍以上的響應(yīng)速度和帶寬密度。

圖14：臺積電 vs. 英特爾

封裝互連技術(shù)

Adel Elsherbini介紹表示，提到封裝互連技術(shù)有兩種主要的方式，一種是把主要的相關(guān)功能在封裝上進行集成，即將電壓的調(diào)節(jié)單元從母板上移到封裝上，通過這種方式實現(xiàn)全面集成的電壓調(diào)節(jié)封裝；另外一個是稱之為SOC片上系統(tǒng)分解的方式，把具備不同功能屬性的小芯片來進行連接，并放在同一封裝里，通過這種方法可以實現(xiàn)接近于單晶片的特點性能和功能。

不管是選擇哪一種的實現(xiàn)路徑，都需要我們做到異構(gòu)集成和專門的帶寬需求，而異構(gòu)集成和專門的帶寬需求也可以幫助我們?nèi)崿F(xiàn)密度更高的多芯片集成。

圖15：先進的互聯(lián)封裝研究

先進互連封裝研究有三個微縮方向擴展每立方毫米上的功能并實現(xiàn)類似于單晶片的性能，具體微縮的方向有三種：一種是用于堆疊裸片的高密度垂直互連，它可以大幅度的提高帶寬，同時也可實現(xiàn)高密度的裸片疊加；第二種是全局的橫向互連，在未來隨著小芯片使用會越來越普及，在小芯片集成當(dāng)中應(yīng)擁有更高的帶寬。第三個是全方位互連，通過全方位互連可實現(xiàn)之前所無法達到的3D堆疊帶來的性能。

1、用于堆疊裸片的高密度垂直互連：理想狀態(tài)下，一個多芯片封裝的性能會盡可能接近單晶片IC，但物理和成本限制驅(qū)動著對互連和協(xié)議的選擇。

而高密度垂直互連主要是靠每平方毫米有多少個橋凸來進行界定，不同小芯片上面還堆疊一些其他功能的芯片。之前Ravi Mahajan提到，芯片之間的互連間距是50 μm，基本上每平方毫米有400個導(dǎo)線接頭。

隨著摩爾定律的繼續(xù)推進，芯片的尺寸可能會變得越來越小，這樣為了保證足夠的帶寬，必須要在導(dǎo)線上下功夫。所以整個小芯片尺寸變得越來越小，可以看到未來在微縮上應(yīng)該如何去做。其實隨著間距變得越來越短，傳統(tǒng)基于焊料的技術(shù)已經(jīng)快要到極限了，這就是我們?yōu)槭裁匆褂萌碌募夹g(shù)，其中一個就是混合鍵合。通過混合鍵合的方法，在間距上可以做到10 μm，除此之外在橋凸和互連密度上都可以做到更好。

圖16：高密度垂直互連

高密度垂直互連帶來的優(yōu)勢是多種多樣的：

在無源方面，中介層與裸片間互連的間距變小，使得信號傳導(dǎo)過程當(dāng)中整個距離會變得越來越短，從而使得信號傳導(dǎo)速度更快、時間更短、串?dāng)_更少。最終有望實現(xiàn)更簡單的電路和更低功耗的并排互連。

圖17：高密度垂直互聯(lián)——無源

在有源方面，信號完整性會得到大幅度提高，除此之外再結(jié)合其他屬性，整體性能也獲得極大的提升。而從最終結(jié)果來看，有望把總體電容降低5倍（與功率和時延成比例）。

圖18：高密度垂直互連——有源

上文所講的技術(shù)也就是非焊料的焊接技術(shù)，稱之為混合鍵合。從兩個晶圓來看，先會對頂部晶圓進行拋光，經(jīng)過單切和清潔，再對底部晶圓拋光等離子活化。這套工藝可以幫助實現(xiàn)并排互連的橋凸。底部晶圓通過一套熱退火的工藝流程對其進行基礎(chǔ)填充，經(jīng)過裸片間填充和后處理就可實現(xiàn)更好的橋凸之間互連，最后將整個裸片集成到晶圓。而英特爾方面，Adel Elsherbini表示，除了專門獨有的設(shè)計規(guī)則之外也會進行材料方面的開發(fā)，通過兩套專有的解決方案，就可以更好的完成整套工藝和流程。

圖19：混合鍵合

2、實現(xiàn)大面積拼接的全橫向互連（ZMV）：Adel Elsherbini介紹表示，未來隨著小芯片尺寸越來越小，希望在整個封裝層面都可實現(xiàn)小芯片互連，當(dāng)然也要兼顧成本。

作為橫向互連，其中很重要的便是需要考慮直線間距，隨著直線間距越來越短，在同樣面積下就可安裝更多硅片，同時信號之間的傳導(dǎo)距離也會越來越短。現(xiàn)在英特爾基本上會使用硅后端布線來實現(xiàn)上述內(nèi)容。

圖中是具體的顯微結(jié)構(gòu)，右下角的是導(dǎo)線，左邊是通孔，使用英特爾仿真技術(shù)，可以實現(xiàn)孔寬和導(dǎo)線寬度的一致性。

圖20：全橫向互連（ZMV）

3、帶來高性能的全方位互連（ODI）：在常規(guī)的疊加方式下，下面的基礎(chǔ)裸片必須是較大的，它要大于上面疊加的所有小芯片的總和。

而通過ODI技術(shù)可以改變這一點，兩者之間可以進行更好的協(xié)調(diào)，并且可以上下做到面積統(tǒng)一。

它可以給帶來三大優(yōu)勢：

第一，上方的裸片和下方的基礎(chǔ)裸片之間的帶寬速度依然還是非?？欤?/p>

第二，上面的小芯片也可直接獲得封裝的供電，并不需要中間的通孔，它可以帶來供電上的優(yōu)勢；

第三，通過全方位互連（ODI）技術(shù)，基礎(chǔ)裸片不用像過去那樣，要比上方搭載小芯片的面積總和更大。

圖21：橫向互連解決方案

英特爾的全新全方位互連技術(shù)（ODI）為封裝中小芯片之間的全方位互連通信提供了更大的靈活性。頂部芯片可以像EMIB技術(shù)下一樣與其他小芯片進行水平通信，同時還可以像Foveros技術(shù)下一樣，通過硅通孔（TSV）與下面的底部裸片進行垂直通信。另外，這種方法減少了基底晶片中所需的硅通孔數(shù)量，為有源晶體管釋放了更多的面積，并優(yōu)化了裸片的尺寸。

圖22：Adel Elsherbini為現(xiàn)場記者演講封裝互連技術(shù)中

3D封裝技術(shù)提及最多的問題：散熱、良率

提及3D封裝技術(shù)，考慮最多的問題就是散熱和良率的問題。Ravi Mahajan表示，冷卻的確是需要考慮的一個重要問題，也是使用3D封裝技術(shù)重要的考慮方向，英特爾的確有這樣的技術(shù)存在，可以更好的減少在底部裸片上的熱區(qū)和熱點，也可以通過自己的單片分割技術(shù)更好地解決這點。通過第二個方面也是可采取的一套解決方案，可進一步減少從底部裸片到上部裸片的熱傳導(dǎo)，更好的改善熱屬性，通過這樣的方法就可以幫助解決冷卻的問題。

關(guān)于良率上，Babak Sabi表示，有關(guān)Foveros即其3D封裝技術(shù)，的確在未來由于裝配及整個封裝測試步驟的進一步復(fù)雜度增加，可能會導(dǎo)致整個良率的損失，但英特爾始終致力于在復(fù)雜的環(huán)境下保持高良率的準則下，最后保證的良率要跟MCP是一致的。

封裝行業(yè)標準化建立未來可期

目前還未存在小芯片互連的標準，對此Babak Sabi表示，在業(yè)界的確是要有一個整體的小芯片互連的標準，這也是為什么英特爾在2016年推出了AIB高級互連總線技術(shù)的一個重要原因，同時還有MDIO。MDIO目前為止還沒有正式公布，但是整體來講的確所有標準是都必須要進一步進行統(tǒng)一，并且建立起來，只有在一個統(tǒng)一的標準和小芯片互連的環(huán)境之下才能保持更高的帶寬，同時幫助我們進一步滿足功耗上面的相關(guān)訴求。

另外，對于封裝行業(yè)標準化上，Ravi Mahajan表示，有關(guān)整個行業(yè)標準化的建立，現(xiàn)在已有大概有兩到三個機構(gòu)組織已經(jīng)開始進行初期的接觸還有交流了，但是還是在早期階段。Babak Sabi表示，在標準化方面的英特爾一直以來持非常支持的態(tài)度的，在未來不管我們是從哪一家廠商去購買芯片，然后再進行組裝或者是裝配，都會有標準化的接口，還有標準化的技術(shù)標準。不論是是在橋凸本身，在IO，甚至像面板尺寸本身都可以做到標準化，就像是現(xiàn)在在整個硅片領(lǐng)域所做的是一樣的，如果真的能夠建立起行業(yè)通用的標準，在未來經(jīng)濟成本也會進一步獲得下降。

圖23：Adel Elsherbini（左），Babak Sabi（中），Ravi Mahajan（右）解答現(xiàn)場記者問題