優(yōu)化有源鉗位反激式電源設(shè)計(jì)的效率

隨著電子設(shè)備對(duì)在更小的封裝中進(jìn)行更多處理的需求不斷增長，如今任何電源的首要任務(wù)都是功率密度。最流行的隔離式電源拓?fù)涫欠醇な?，但傳統(tǒng)反激式的泄漏和開關(guān)損耗限制了開關(guān)頻率并阻礙了實(shí)現(xiàn)小型解決方案尺寸的能力。幸運(yùn)的是，有一些新方法可以優(yōu)化反激式拓?fù)浣Y(jié)構(gòu)，以產(chǎn)生更高的效率，即使在更高頻率下切換也是如此。

限制傳統(tǒng)反激拓?fù)湫实囊粋€(gè)關(guān)鍵組件是無源鉗位。這是一個(gè)電阻電容二極管 (RCD) 網(wǎng)絡(luò)，放置在開關(guān)節(jié)點(diǎn)和輸入電壓之間。其目的是消散變壓器漏感并緩解初級(jí)場(chǎng)效應(yīng)晶體管 (FET) 上的電壓應(yīng)力。問題是所有的泄漏能量都被浪費(fèi)了并產(chǎn)生了損耗。

這種鉗位方法的一個(gè)流行變體是有源鉗位反激式。它用一個(gè)有源 FET 和一個(gè)鉗位電容器代替了無源 RCD 鉗位。這種配置可以將泄漏能量存儲(chǔ)在電容器中，并在開關(guān)周期后期小心地將其傳輸?shù)捷敵龆耍瑥亩岣咝省?

使用有源鉗位的另一個(gè)好處是，我們可以讓電流雙向流過鉗位 FET，從而實(shí)現(xiàn)初級(jí) FET 的零電壓開關(guān) (ZVS)(圖 1 中的 Q L)。

要了解此 ZVS 的重要性，我們必須首先分析 Q L中的開關(guān)損耗。公式 1 計(jì)算在對(duì)開關(guān)節(jié)點(diǎn)(Q L的漏極)寄生電容放電時(shí)，Q L的導(dǎo)通損耗(占總開關(guān)損耗的大部分)：

P LOSS_SW =1/2 × C sw_total × (V sw ) 2 × f sw (公式 1)

其中C sw_total是開關(guān)節(jié)點(diǎn)在開啟時(shí)的總電容，V SW是開關(guān)節(jié)點(diǎn)在開啟時(shí)的電壓，f SW是開關(guān)頻率。

因?yàn)楫?dāng) V SW接近于零時(shí)幾乎消除了開啟開關(guān)損耗，所以可以在不增加開關(guān)損耗的情況下更快地開關(guān)。如果有源鉗位反激在過渡模式下運(yùn)行，我們可以使用 Q H在變壓器的初級(jí)繞組中建立一些負(fù)磁化電流，然后使用該電流對(duì)開關(guān)節(jié)點(diǎn)電容放電。

除了泄漏能量之外，鉗位電容器還擁有一些磁化能量。調(diào)整 Q H的導(dǎo)通時(shí)間允許負(fù)磁化電流 (I m- ) 在 Q L導(dǎo)通之前流過開關(guān)節(jié)點(diǎn)并將其放電至零。

I m-的量必須剛好足夠大以實(shí)現(xiàn) ZVS，而不是更多。等式 2 給出了 I m-的最小值：

I m- = – √ (C sw_total /L m ) × V in (公式 2)

過大的負(fù)電流會(huì)導(dǎo)致更高的鐵損和更低的工作頻率。精確控制負(fù)電流量需要專用控制器，例如德州儀器 UCC28780。

將節(jié)點(diǎn)電容 C sw_total限制在最小值也很關(guān)鍵。更高的開關(guān)節(jié)點(diǎn)電容需要更多的負(fù)電流，這會(huì)增加磁芯損耗。公式 3 顯示了影響開關(guān)節(jié)點(diǎn)總電容的主要組件：

C sw_total = Coss_Q H + Coss_Q L + C Xfmer + C D_Boot + Coss反射 (等式 3)

其中 Coss_Q H是鉗位 FET (Q H ) 的總輸出電容，Coss_Q L是初級(jí) FET 的輸出電容 (Q L )，C Xfmer是變壓器的寄生電容，C D_Boot是自舉二極管的寄生電容，以及Coss反射是同步整流器 FET 的反射輸出電容。

此設(shè)計(jì)中最關(guān)鍵的組件往往是兩個(gè)主 FET，因此在選擇它們時(shí)必須仔細(xì)考慮。使用 ZVS，初級(jí) FET (Q L )中的大部分損耗將是傳導(dǎo)損耗。因此，R DS(on)成為關(guān)鍵規(guī)格，但請(qǐng)記住，隨著 R DS(on)的降低，它會(huì)以增加的 C oss為代價(jià)，這會(huì)增加開關(guān)節(jié)點(diǎn)的電容。在 Q L中追求超低導(dǎo)通電阻不會(huì)導(dǎo)致優(yōu)化設(shè)計(jì)。50W 至 100W 有源鉗位反激式設(shè)計(jì)的一個(gè)良好起點(diǎn)是選擇R DS(on)范圍為 150-350 mΩ的 Q L。

設(shè)計(jì)人員常犯的一個(gè)錯(cuò)誤是為 Q L和 Q H選擇相同的 FET 。Q H中的均方根 (RMS) 電流低于 Q L中的電流，因此 Q H可以承受更高的導(dǎo)通電阻。我們比較了針對(duì) Q L和 Q H使用優(yōu)化 FET 與使用相同 FET 且導(dǎo)通電阻非常低的情況。如我們所見，通過優(yōu)化每個(gè) FET，我們可以以更低的成本獲得更高的效率和更低的功耗。對(duì)于更高效率的需求，我們可以通過使用氮化鎵 FET 而不是硅 FET 來進(jìn)一步降低 C oss ，但這會(huì)增加成本。

我們可以通過一種稱為次級(jí)諧振的技術(shù)降低 Q H中的 RMS 電流，從而進(jìn)一步提高效率。對(duì)于初級(jí)諧振，變壓器的漏感在變壓器退磁期間僅與鉗位電容器諧振。次級(jí)諧振在輸出端使用一個(gè)簡單的電感-電容濾波器，使漏感與附加的次級(jí)諧振電容 (C sec_res ) 發(fā)生諧振，使得 C Clamp >> C sec_res /(初級(jí)與次級(jí)匝數(shù)比) 2。

具有初級(jí)諧振(左)和次級(jí)諧振(右)的相同電路。兩者均采用相同的規(guī)格，并清楚地顯示了次級(jí)諧振如何改變電流的形狀并降低初級(jí) RMS 電流。使用次級(jí)諧振可以降低變壓器初級(jí)繞組和 Q H的傳導(dǎo)損耗。在初級(jí)電流最高的較低輸入電壓下效率提高最大。在許多情況下，實(shí)施二次諧振可以在 90 V AC下將效率提高 1% 。

如果設(shè)計(jì)得當(dāng)，有源鉗位反激式可以實(shí)現(xiàn)令人印象深刻的效率和功率密度。使用能夠以最佳負(fù)電流維持過渡模式操作的控制器至關(guān)重要。

下次我們?cè)O(shè)計(jì)有源鉗位反激時(shí)，請(qǐng)記住優(yōu)化 FET 選擇以最小化開關(guān)節(jié)點(diǎn)電容以及添加次級(jí)諧振電路以提高效率和熱性能的重要性。