為什么輻射硬度對(duì)負(fù)載點(diǎn)轉(zhuǎn)換器很重要，第一部分

為衛(wèi)星有效載荷設(shè)計(jì)電源管理系統(tǒng)變得越來越具有挑戰(zhàn)性，因?yàn)榭臻g合格的現(xiàn)場(chǎng)可編程門陣列 (FPGA) 的可用性越來越高，并且它們的處理能力相應(yīng)提高。這些處理能力是以犧牲 FPGA 所需的多個(gè)電源軌和具有非常嚴(yán)格的電壓調(diào)節(jié)要求的大電流、低電壓內(nèi)核軌為代價(jià)的。這些要求使得以前的電源管理設(shè)計(jì)不太實(shí)用，因?yàn)樗鼈儾荒軡M足衛(wèi)星對(duì)尺寸、重量和輻射性能的所有要求。

我們提出了一種負(fù)載點(diǎn)電源系統(tǒng)架構(gòu)，該架構(gòu)強(qiáng)調(diào)了輻射硬度性能的相關(guān)性，尤其是單粒子效應(yīng)在滿足當(dāng)前 FPGA 電壓調(diào)節(jié)要求方面的重要性。

航天器 EPS 概述

航天器電力系統(tǒng) (EPS) 涵蓋發(fā)電、儲(chǔ)能、配電和調(diào)節(jié)以及控制的所有方面。EPS分為初級(jí)和次級(jí)兩個(gè)子系統(tǒng);兩者的最佳組合有助于有效操作。

二次電源子系統(tǒng)設(shè)計(jì)過程的一部分是選擇合適的負(fù)載點(diǎn) (POL) 轉(zhuǎn)換器，其中可以包括開關(guān) DC/DC 穩(wěn)壓器和低壓差穩(wěn)壓器。開關(guān)穩(wěn)壓器是本文的重點(diǎn)，因?yàn)槠涓叩男适蛊涑蔀榈蛪?、大電?FPGA 電源內(nèi)核軌的熱門選擇。

舊的太空級(jí) FPGA 的制造過程使用更大的結(jié)構(gòu)幾何形狀，專注于單事件翻轉(zhuǎn) (SEU) 緩解，并采用寄存器三重復(fù)制和雙互鎖存儲(chǔ)存儲(chǔ)器單元等強(qiáng)化方法。此過程的一個(gè)優(yōu)點(diǎn)是較大的寄生布線電容本質(zhì)上過濾了輻射環(huán)境中固有的單事件瞬變 (SET)。最新一代的 FPGA 具有更高的邏輯密度和更小的互連。因此，由于空間中離子的電荷量影響敏感節(jié)點(diǎn)的可能性增加，SET 可能成為主要的單事件效應(yīng) (SEE)。

在現(xiàn)代衛(wèi)星中，二次配電單元必須準(zhǔn)確無波動(dòng)地提供各種低電壓，即使在劇烈負(fù)載變化的情況下也是如此。

這些模塊使用 3.3V 或 5V 配電電源軌來生成本地所需的電源電壓。這些本地電壓由模塊內(nèi)的緊湊且高效的 DC/DC 轉(zhuǎn)換器產(chǎn)生。電源電壓和電流負(fù)載的多樣性，以及更高的功率效率要求，產(chǎn)生了一個(gè)新的設(shè)計(jì)問題，使得舊的、成熟的設(shè)計(jì)方法變得不那么實(shí)用，設(shè)計(jì)目標(biāo)更難以實(shí)現(xiàn)。

此外，如圖 2 所示，縮小工藝節(jié)點(diǎn)導(dǎo)致內(nèi)核電壓降至 1.0 V 以下，需要 DC/DC 轉(zhuǎn)換器優(yōu)化低壓調(diào)節(jié)性能。這種優(yōu)化性能的示例包括響應(yīng)工藝節(jié)點(diǎn)進(jìn)步的低電壓和高精度內(nèi)部基準(zhǔn)、可調(diào)節(jié)斜率補(bǔ)償以更好地為高性能應(yīng)用定制 DC/DC 轉(zhuǎn)換器以及并聯(lián)轉(zhuǎn)換器以提供更大量的電流以獲得更大的系統(tǒng)靈活性和重用性。

同時(shí)，隨著衛(wèi)星系統(tǒng)的日益復(fù)雜，例如使用多個(gè) FPGA 的相控陣系統(tǒng)的地球觀測(cè)計(jì)劃，選擇具有現(xiàn)代金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管技術(shù)的 DC/DC 轉(zhuǎn)換器可提供更高的系統(tǒng)效率。更高的系統(tǒng)效率使設(shè)計(jì)人員能夠縮小太陽能電池陣列和電池的重量，并實(shí)現(xiàn)最重要的衛(wèi)星設(shè)計(jì)目標(biāo)之一。

FPGA 技術(shù)中工藝節(jié)點(diǎn)的進(jìn)步，以及處理能力的提高，轉(zhuǎn)化為更嚴(yán)格的電壓調(diào)節(jié)要求。

隨著工藝節(jié)點(diǎn)的發(fā)展，不同 FPGA 的調(diào)節(jié)容差也發(fā)生了變化。這種演變極大地降低了裕度并增加了 SET 對(duì) POL 開關(guān)穩(wěn)壓器的影響。嚴(yán)格調(diào)節(jié)內(nèi)核電壓將確保功能正常，并且將電源放置在靠近新 FPGA 的位置現(xiàn)在更加重要，以確保由寄生阻抗引起的足夠的電壓偏移。

現(xiàn)在可以將 POL 轉(zhuǎn)換器設(shè)計(jì)為精確地滿足重新用作不同有效載荷模塊的標(biāo)準(zhǔn)電源接口的要求。盡管這種標(biāo)準(zhǔn)電源接口可以顯著降低成本和設(shè)計(jì)時(shí)間，但它更具挑戰(zhàn)性，因?yàn)樵O(shè)計(jì)人員在設(shè)計(jì)過程中必須考慮 POL 轉(zhuǎn)換器的不同配置(不同的輸入和輸出電壓，不同的輸出電流)。該過程包括更改功率級(jí)組件和補(bǔ)償網(wǎng)絡(luò)。

因此，選擇涵蓋所需輸入和輸出電壓范圍的 POL 轉(zhuǎn)換器非常重要，該轉(zhuǎn)換器還可以為負(fù)載提供足夠的輸出電流。