全耗盡型絕緣體上硅(FD-SOI)是一種平面工藝技術,依賴于兩項主要技術創(chuàng)新。首先,在襯底上面制作一個超薄的絕緣層,又稱埋氧層。
用一個非常薄的硅膜制作晶體管溝道。因為溝道非常薄,無需對通道進行摻雜工序,耗盡層充滿整個溝道區(qū),即全耗盡型晶體管。
這兩項創(chuàng)新技術合稱“超薄體硅與埋氧層全耗盡型絕緣體上硅”,簡稱UTBB-FD-SOI。
從結構上看, FD-SOI晶體管的靜電特性優(yōu)于傳統(tǒng)體硅技術。埋氧層可以降低源極和漏極之間的寄生電容,還能有效地抑制電子從源極流向漏極,從而大幅降低導致性能下降的漏電流。
此外,FD-SOI還具有許多其他方面的獨特優(yōu)點,包括具有背面偏置能力,極好的晶體管匹配特性,可使用接近閾值的低電源電壓,對輻射具有超低的敏感性,以及具有非常高的晶體管本征工作速度等,這些優(yōu)點使得它能工作在毫米波頻段的應用中。
FD-SOI發(fā)展史
在過去的幾十年中,晶體管的尺寸不斷縮小,同時性能顯著提高,功耗大幅降低。受益于晶體管技術進步,電子產品性能也變得更好,能夠以更快捷、更簡單、更高效的方式,做更有用的、更重要的、更有價值的事情。
FD-SOI技術是由伯克利的前任教授胡正明在2000年發(fā)明的。和體硅技術相比,FD-SOI可以實現對納米節(jié)點工藝制程下晶體管電流的有效控制和閾值電壓的靈活調控,因而21世紀伊始,以Leti、Soitec、STM為代表的歐洲半導體科研機構和公司開始投入該技術的研發(fā)。
FD-SOI 晶體管示意圖
DIBL 的減小量隨頂層硅和 BOX 厚度變化的關系
而這些技術起到關鍵作用的正是其發(fā)明者胡正明教授。
1999年,胡正明教授在美國加州大學領導著一個由美國國防部高級研究計劃局出資贊助的研究小組,當時他們的研究目標是CMOS技術如何拓展到25nm及以下領域。因為當柵極長度逼近20nm大關時,對電流控制能力急劇下降,漏電率相應提高。傳統(tǒng)的平面MOSFET結構中,已不再適用。而到2010年時,Bulk CMOS(體硅)工藝技術會在20nm走到盡頭。
胡教授提出了有兩種解決途徑:一種立體型結構的FinFET晶體管(鰭式晶體管,1999年發(fā)布),另外一種是基于SOI的超薄絕緣層上硅體技術 (UTB-SOI,也就是FD-SOI晶體管技術,2000年發(fā)布)。
FinFET和FD-SOI工藝的發(fā)明得以使10nm/14nm/16nm摩爾定律在今天延續(xù)傳奇。
早期大量的電學仿真結果表明,同時減小 FD-SOI 襯底的 BOX 厚度和頂層硅厚度能夠降低晶體管的漏致勢壘降低(DIBL)程度;但是當時市面上沒有商用的 FD-SOI 襯底,具有超薄頂硅、超薄 BOX 的晶體管結構是通過 Silicon-on-Nothing(SON)方法在體硅上首次實現的。
2006 年 Soitec 研發(fā)出滿足商用的高質量 FD-SOI 襯底之后,STM 聯合 Leti、Soitec 開發(fā)出基于 28nm 節(jié)點的 FD-SOI 晶體管,實現了真正的 FD-SOI 器件的制備。從那時起,SOI 技術的發(fā)展環(huán)境才得以日益改善。2007 年 SOI 聯盟成立以來,越來越多的公司和機構開始加入到推廣 FD-SOI 技術的隊伍中,從此,FD-SOI 技術才開始走向商業(yè)化的道路。
總體上,早期的 FD-SOI 技術處于初期探索階段,取得了一定的關鍵技術突破,但沒有出現具有市場競爭力的產品,代表性的僅是 Oki Electric 采用 FD-SOI 技術開發(fā)出用于低功耗手表的微控制器;而同時代的 Intel 于 2011 年推出了商業(yè)化的 FinFET 技術,該技術大規(guī)模應用于從 Intel Core i7-3770 之后的 22nm 級的高性能處理器產品中。
之后 TSMC 采用 FinFET 技術也取得了巨大的成功,FD-SOI 失去了占領市場的黃金時間窗口。彼時 FD-SOI 沒有形成具備商業(yè)性質的產業(yè)鏈的瓶頸在于襯底的供應:高產能、高質量的 FD-SOI 襯底制備技術仍不成熟;FD-SOI 襯底的價格($400–$500)比體硅($130)高三到四倍,襯底成本因素也限制了 FD-SOI 的市場拓展。
STM 及合作伙伴制備薄膜(頂硅和 BOX)上晶體管方法的演進過程
從 2012 年開始,幾大晶圓廠在FD-SOI 技術上的布局開始逐漸擴大。
STM于2012年推出了28納米FD-SOI,生產自他們的Crolles II–300mm晶圓廠。與ST Micro的28納米體工藝相比,28納米FD-SOI工藝的性能提高了32 % - 84 %。ST Micro也與CEA Leti一同開發(fā)了一種14納米工藝,但是還沒有投入生產。據報道,2018年ST Micro開始與格芯合作開發(fā)格芯的22FDX FD-SOI工藝,因此長遠來看ST Micro可能不會繼續(xù)生產他們自己的FD-SOI,而是可能會轉向這種技術的無晶圓廠模式。Crolles II是一個產能相對較低的300mm晶圓廠,而ST Micro在晶圓廠生產其他產品,因此FD-SOI的產量可能不大。
三星
三星獲得了ST Micro的28納米FD-SOI工藝許可,并利用它創(chuàng)建了三星的28納米FDS工藝,于2015年投入生產。28FDS為射頻應用、嵌入式MRAM非易失性存儲器提供達400 GHz以上的最大頻率(fmax),可應用于汽車。28FDS有一個1.0伏的Vdd。2019年三星正式量產首款商用的eMRAM(嵌入式磁隨機存取存儲器),采用三星的28FDS(28nm FD-SOI,耗盡型絕緣層上硅)工藝制造。
2019年9月16日,三星電子高級副總裁Gitae Jeong在第七屆上海FD-SOI論壇上表示,在下一階段將會是18FDS技術的誕生。18FDS擁有更低的成本以及更低的功耗,性能可以增加35%,功耗降低50%。
格芯(GF)
格芯的22FDX工藝于2017年投入生產,提供400 GHz fmax、嵌入式MRAM非易失性存儲器,可應用于汽車。對于低功耗應用,22FDX可以在低至0.4伏的電壓下工作。22FDX的前端基于ST Micro 14納米工藝,后端優(yōu)化了成本,有兩個雙層曝光層,其余層為單層曝光。第二代12FDX工藝原本應在2019年推出,但格芯推遲了該工藝的推出,因為客戶現在才設計和升級22FDX產品。
12FDX的開發(fā)進展順利,將根據需要推出,估計推出時間將在2020年左右。12FDX將能夠在低于0.4伏的電壓下工作并且性能較22FDX提高20%以上。
格芯正在其德累斯頓晶圓廠生產22FDX,且產能相當大。在中國成長起來的晶圓廠也將成為未來FD-SOI的產能來源。
2019年9月16日舉行的第七屆上海FD-SOI論壇上,格芯高級副總裁Americo Lemos指出,高速增長的物聯網市場將會為FD-SOI帶來巨大的發(fā)展機遇,未來FD-SOI工藝也將為物聯網產業(yè)提供更低功耗,更安全的解決方案。
FD-SOI工藝在中國市場的發(fā)展良好,2019年,22FDX 50%以上的流片都是來自中國客戶,數量上也相對于2018年也有了較大幅度的增長。
FD-SOI 生態(tài)系統(tǒng)
在FD-SOI 襯底供應方面,Soitec 是最早(2013 年)實現 FD-SOI 襯底片成熟量產的公司,也是目前 FD-SOI 襯底的主要供應商,其 300mm 晶圓廠能夠支持 65nm、28nm、22nm 及更為先進的節(jié)點上大規(guī)模采用 FD-SOI 技術。
在FD-SOI 設計服務方面,眾多 EDA 公司正積極研發(fā)與 FD-SOI 相關的 IP。芯原微電子從 2013 年就與 STM 在 ST28nm FD-SOI 上合作、2014 年開始和三星在 SEC28nm FD-SOI 上合作、2015 年開始和 GF 在 GF22nm FD-SOI 上合作,現在能夠在 28nm 和 22nm 提供 IP 平臺和設計服務;Cadence 和 Synopsys 也已有經過驗證的 FD-SOI IP;在 GF 推出 22nm FD-SOI 代工平臺后,ARM、Mentor 等也紛紛表示支持,著手開發(fā)基于 FD-SOI 的 IP;芯片設計業(yè)者聯發(fā)科、瑞芯微等也宣布采用 FD-SOI 工藝。
在FD-SOI 產品應用端:在 STM、三星的推動下,采用 28nm FD-SOI 制程的產品現在已用于包括 IT 網路、伺服器、消費電子、物聯網等領域。成功案例包括 NXP / 飛思卡爾的 i.MX7 和 i.MX8 和其它 8 款應用處理器平臺、索尼的新一代的 GPS、Eutelsat Communications 推出的新一代交互式應用 SoC 等;22nm FD-SOI 制程的產品又拓展到了汽車電子領域,比如 Dream Chip 推出業(yè)界首款用于汽車計算機視覺應用的 ADAS SoC 芯片。
應用領域及優(yōu)勢
SOI晶片的類型以及市場/應用
從應用領域角度來看,汽車是2xnm FDSOI技術的主要應用領域,包括雷達、供電電池等物聯網設備。此外,由于移動IC應用的功耗必須足夠低以最大限度的延長電池壽命,因此FDSOI技術也十分適合移動IC應用。
1,物聯網、可穿戴市場方面。能夠超低電壓運行:FDSOI是一種低功率技術,允許工作電壓低至0.4V,其中每一步操作能耗都達到最低。
FBB優(yōu)化電源/性能:得益于其超薄埋氧層(BOX),FDSOI具有反向偏置功能,可以根據應用程序的不同輕松調整電源/性能。這使得一個平臺能夠滿足過個應用案例。
高效射頻和模擬集成:由于FDSOI是一種平面技術,相較于3D設備,所產生的寄生電容要少的多。
2,汽車方面,其高溫環(huán)境泄露情況良好。具備高可靠性:研究表明,相較于標準批量加工技術,FDSOI能夠將軟錯誤率(soft error rate)改善100到1000倍。這對于汽車和航空航天應用尤為重要。
3、網絡基礎設施與機器學習,其節(jié)能多核。由于埋氧層薄,通過正向體偏壓(FBB)使得性能和功率適應工作負載。此外,該技術內存設備性能優(yōu)異。
4,消費類多媒體方面,能夠優(yōu)化SoC集成(混合信號和射頻)。在所有高溫條件下的節(jié)能SoC。在空閑模式下的漏電流優(yōu)化。
據美國商業(yè)戰(zhàn)略公司(IBS)的一篇名為《FinFET and FD-SOI:market and cost analysis》的文章中提到:傳統(tǒng)的半導體工藝,尤其是FinFET技術,不僅需要大量的資金投入,也需要深入的技術研究,這些都不是短期內能夠彌補的。更不要說隨著收購愈來愈難,先進的技術很難真正進入國內。FD-SOI工藝讓我們看到了未來突破的希望。
作為與FinFET技術幾乎同時出現的另一種工藝技術,FD-SOI工藝似乎一直活在FinFET的陰影里。
隨著物聯網、人工智能、智能駕駛這樣的新應用對半導體提出了全新的挑戰(zhàn),而FinFET工藝也遇到了瓶頸,尤其是FinFET的制造、研發(fā)成本越來越高,已經遠遠不是一般玩家能夠承受的起的了。
作為在工藝成本方面很有研究的專家,Handel Jones 先生指出,在相同的條件下,12nm FD-SOI的工藝要比7nm FinFET工藝在成本上低27%。
在比較理想的情況下進行估計,12nm FD-SOI要比16nm FinFET成本低22.4%,比10nm FinFET低23.4%,比7nm 低27%。
此外,在設計成本上,12nm FD-SOI工藝的設計成本大概在5000萬美元到5500萬美元,而16nm FinFET的設計成本就已經達到了7200萬美元。
據拓墣產業(yè)研究院的數據顯示,在各廠商相繼投入開發(fā)資源下,FD-SOI在2018年整體元件市場規(guī)模達160億美元,預估2019年整體市場可望達到270億美元,年增68.6%,后續(xù)成長態(tài)勢也將逐年上揚。