從概念到現(xiàn)狀，一文讀懂FD-SOI

全耗盡型絕緣體上硅（FD-SOI）是一種平面工藝技術(shù)，依賴于兩項(xiàng)主要技術(shù)創(chuàng)新。首先，在襯底上面制作一個(gè)超薄的絕緣層，又稱埋氧層。

用一個(gè)非常薄的硅膜制作晶體管溝道。因?yàn)闇系婪浅１?，無(wú)需對(duì)通道進(jìn)行摻雜工序，耗盡層充滿整個(gè)溝道區(qū)，即全耗盡型晶體管。

這兩項(xiàng)創(chuàng)新技術(shù)合稱“超薄體硅與埋氧層全耗盡型絕緣體上硅”，簡(jiǎn)稱UTBB-FD-SOI。

從結(jié)構(gòu)上看， FD-SOI晶體管的靜電特性優(yōu)于傳統(tǒng)體硅技術(shù)。埋氧層可以降低源極和漏極之間的寄生電容，還能有效地抑制電子從源極流向漏極，從而大幅降低導(dǎo)致性能下降的漏電流。

此外，F(xiàn)D-SOI還具有許多其他方面的獨(dú)特優(yōu)點(diǎn)，包括具有背面偏置能力，極好的晶體管匹配特性，可使用接近閾值的低電源電壓，對(duì)輻射具有超低的敏感性，以及具有非常高的晶體管本征工作速度等，這些優(yōu)點(diǎn)使得它能工作在毫米波頻段的應(yīng)用中。

FD-SOI發(fā)展史

在過(guò)去的幾十年中，晶體管的尺寸不斷縮小，同時(shí)性能顯著提高，功耗大幅降低。受益于晶體管技術(shù)進(jìn)步，電子產(chǎn)品性能也變得更好，能夠以更快捷、更簡(jiǎn)單、更高效的方式，做更有用的、更重要的、更有價(jià)值的事情。

FD-SOI技術(shù)是由伯克利的前任教授胡正明在2000年發(fā)明的。和體硅技術(shù)相比，F(xiàn)D-SOI可以實(shí)現(xiàn)對(duì)納米節(jié)點(diǎn)工藝制程下晶體管電流的有效控制和閾值電壓的靈活調(diào)控，因而21世紀(jì)伊始，以Leti、Soitec、STM為代表的歐洲半導(dǎo)體科研機(jī)構(gòu)和公司開(kāi)始投入該技術(shù)的研發(fā)。

FD-SOI 晶體管示意圖

DIBL 的減小量隨頂層硅和 BOX 厚度變化的關(guān)系

而這些技術(shù)起到關(guān)鍵作用的正是其發(fā)明者胡正明教授。

1999年，胡正明教授在美國(guó)加州大學(xué)領(lǐng)導(dǎo)著一個(gè)由美國(guó)國(guó)防部高級(jí)研究計(jì)劃局出資贊助的研究小組，當(dāng)時(shí)他們的研究目標(biāo)是CMOS技術(shù)如何拓展到25nm及以下領(lǐng)域。因?yàn)楫?dāng)柵極長(zhǎng)度逼近20nm大關(guān)時(shí)，對(duì)電流控制能力急劇下降，漏電率相應(yīng)提高。傳統(tǒng)的平面MOSFET結(jié)構(gòu)中，已不再適用。而到2010年時(shí)，Bulk CMOS（體硅）工藝技術(shù)會(huì)在20nm走到盡頭。

胡教授提出了有兩種解決途徑：一種立體型結(jié)構(gòu)的FinFET晶體管（鰭式晶體管，1999年發(fā)布)，另外一種是基于SOI的超薄絕緣層上硅體技術(shù) (UTB-SOI，也就是FD-SOI晶體管技術(shù)，2000年發(fā)布)。

FinFET和FD-SOI工藝的發(fā)明得以使10nm/14nm/16nm摩爾定律在今天延續(xù)傳奇。

早期大量的電學(xué)仿真結(jié)果表明，同時(shí)減小 FD-SOI 襯底的 BOX 厚度和頂層硅厚度能夠降低晶體管的漏致勢(shì)壘降低（DIBL）程度；但是當(dāng)時(shí)市面上沒(méi)有商用的 FD-SOI 襯底，具有超薄頂硅、超薄 BOX 的晶體管結(jié)構(gòu)是通過(guò) Silicon-on-Nothing（SON）方法在體硅上首次實(shí)現(xiàn)的。

2006 年 Soitec 研發(fā)出滿足商用的高質(zhì)量 FD-SOI 襯底之后，STM 聯(lián)合 Leti、Soitec 開(kāi)發(fā)出基于 28nm 節(jié)點(diǎn)的 FD-SOI 晶體管，實(shí)現(xiàn)了真正的 FD-SOI 器件的制備。從那時(shí)起，SOI 技術(shù)的發(fā)展環(huán)境才得以日益改善。2007 年 SOI 聯(lián)盟成立以來(lái)，越來(lái)越多的公司和機(jī)構(gòu)開(kāi)始加入到推廣 FD-SOI 技術(shù)的隊(duì)伍中，從此，F(xiàn)D-SOI 技術(shù)才開(kāi)始走向商業(yè)化的道路。

總體上，早期的 FD-SOI 技術(shù)處于初期探索階段，取得了一定的關(guān)鍵技術(shù)突破，但沒(méi)有出現(xiàn)具有市場(chǎng)競(jìng)爭(zhēng)力的產(chǎn)品，代表性的僅是 Oki Electric 采用 FD-SOI 技術(shù)開(kāi)發(fā)出用于低功耗手表的微控制器；而同時(shí)代的 Intel 于 2011 年推出了商業(yè)化的 FinFET 技術(shù)，該技術(shù)大規(guī)模應(yīng)用于從 Intel Core i7-3770 之后的 22nm 級(jí)的高性能處理器產(chǎn)品中。

之后 TSMC 采用 FinFET 技術(shù)也取得了巨大的成功，F(xiàn)D-SOI 失去了占領(lǐng)市場(chǎng)的黃金時(shí)間窗口。彼時(shí) FD-SOI 沒(méi)有形成具備商業(yè)性質(zhì)的產(chǎn)業(yè)鏈的瓶頸在于襯底的供應(yīng)：高產(chǎn)能、高質(zhì)量的 FD-SOI 襯底制備技術(shù)仍不成熟；FD-SOI 襯底的價(jià)格（$400–$500）比體硅（$130）高三到四倍，襯底成本因素也限制了 FD-SOI 的市場(chǎng)拓展。

STM 及合作伙伴制備薄膜（頂硅和 BOX）上晶體管方法的演進(jìn)過(guò)程

從 2012 年開(kāi)始，幾大晶圓廠在FD-SOI 技術(shù)上的布局開(kāi)始逐漸擴(kuò)大。

STMicroelectronic

STM于2012年推出了28納米FD-SOI，生產(chǎn)自他們的Crolles II–300mm晶圓廠。與ST Micro的28納米體工藝相比，28納米FD-SOI工藝的性能提高了32 % - 84 %。ST Micro也與CEA Leti一同開(kāi)發(fā)了一種14納米工藝，但是還沒(méi)有投入生產(chǎn)。據(jù)報(bào)道，2018年ST Micro開(kāi)始與格芯合作開(kāi)發(fā)格芯的22FDX FD-SOI工藝，因此長(zhǎng)遠(yuǎn)來(lái)看ST Micro可能不會(huì)繼續(xù)生產(chǎn)他們自己的FD-SOI，而是可能會(huì)轉(zhuǎn)向這種技術(shù)的無(wú)晶圓廠模式。Crolles II是一個(gè)產(chǎn)能相對(duì)較低的300mm晶圓廠，而ST Micro在晶圓廠生產(chǎn)其他產(chǎn)品，因此FD-SOI的產(chǎn)量可能不大。

三星

三星獲得了ST Micro的28納米FD-SOI工藝許可，并利用它創(chuàng)建了三星的28納米FDS工藝，于2015年投入生產(chǎn)。28FDS為射頻應(yīng)用、嵌入式MRAM非易失性存儲(chǔ)器提供達(dá)400 GHz以上的最大頻率（fmax），可應(yīng)用于汽車。28FDS有一個(gè)1.0伏的Vdd。2019年三星正式量產(chǎn)首款商用的eMRAM（嵌入式磁隨機(jī)存取存儲(chǔ)器），采用三星的28FDS（28nm FD-SOI，耗盡型絕緣層上硅）工藝制造。

2019年9月16日，三星電子高級(jí)副總裁Gitae Jeong在第七屆上海FD-SOI論壇上表示，在下一階段將會(huì)是18FDS技術(shù)的誕生。18FDS擁有更低的成本以及更低的功耗，性能可以增加35%，功耗降低50%。

格芯（GF）

格芯的22FDX工藝于2017年投入生產(chǎn)，提供400 GHz fmax、嵌入式MRAM非易失性存儲(chǔ)器，可應(yīng)用于汽車。對(duì)于低功耗應(yīng)用，22FDX可以在低至0.4伏的電壓下工作。22FDX的前端基于ST Micro 14納米工藝，后端優(yōu)化了成本，有兩個(gè)雙層曝光層，其余層為單層曝光。第二代12FDX工藝原本應(yīng)在2019年推出，但格芯推遲了該工藝的推出，因?yàn)榭蛻衄F(xiàn)在才設(shè)計(jì)和升級(jí)22FDX產(chǎn)品。

12FDX的開(kāi)發(fā)進(jìn)展順利，將根據(jù)需要推出，估計(jì)推出時(shí)間將在2020年左右。12FDX將能夠在低于0.4伏的電壓下工作并且性能較22FDX提高20%以上。

格芯正在其德累斯頓晶圓廠生產(chǎn)22FDX，且產(chǎn)能相當(dāng)大。在中國(guó)成長(zhǎng)起來(lái)的晶圓廠也將成為未來(lái)FD-SOI的產(chǎn)能來(lái)源。

2019年9月16日舉行的第七屆上海FD-SOI論壇上，格芯高級(jí)副總裁Americo Lemos指出，高速增長(zhǎng)的物聯(lián)網(wǎng)市場(chǎng)將會(huì)為FD-SOI帶來(lái)巨大的發(fā)展機(jī)遇，未來(lái)FD-SOI工藝也將為物聯(lián)網(wǎng)產(chǎn)業(yè)提供更低功耗，更安全的解決方案。

FD-SOI工藝在中國(guó)市場(chǎng)的發(fā)展良好，2019年，22FDX 50%以上的流片都是來(lái)自中國(guó)客戶，數(shù)量上也相對(duì)于2018年也有了較大幅度的增長(zhǎng)。

FD-SOI 生態(tài)系統(tǒng)

在FD-SOI 襯底供應(yīng)方面，Soitec 是最早（2013 年）實(shí)現(xiàn) FD-SOI 襯底片成熟量產(chǎn)的公司，也是目前 FD-SOI 襯底的主要供應(yīng)商，其 300mm 晶圓廠能夠支持 65nm、28nm、22nm 及更為先進(jìn)的節(jié)點(diǎn)上大規(guī)模采用 FD-SOI 技術(shù)。

在FD-SOI 設(shè)計(jì)服務(wù)方面，眾多 EDA 公司正積極研發(fā)與 FD-SOI 相關(guān)的 IP。芯原微電子從 2013 年就與 STM 在 ST28nm FD-SOI 上合作、2014 年開(kāi)始和三星在 SEC28nm FD-SOI 上合作、2015 年開(kāi)始和 GF 在 GF22nm FD-SOI 上合作，現(xiàn)在能夠在 28nm 和 22nm 提供 IP 平臺(tái)和設(shè)計(jì)服務(wù)；Cadence 和 Synopsys 也已有經(jīng)過(guò)驗(yàn)證的 FD-SOI IP；在 GF 推出 22nm FD-SOI 代工平臺(tái)后，ARM、Mentor 等也紛紛表示支持，著手開(kāi)發(fā)基于 FD-SOI 的 IP；芯片設(shè)計(jì)業(yè)者聯(lián)發(fā)科、瑞芯微等也宣布采用 FD-SOI 工藝。

在FD-SOI 產(chǎn)品應(yīng)用端：在 STM、三星的推動(dòng)下，采用 28nm FD-SOI 制程的產(chǎn)品現(xiàn)在已用于包括 IT 網(wǎng)路、伺服器、消費(fèi)電子、物聯(lián)網(wǎng)等領(lǐng)域。成功案例包括 NXP / 飛思卡爾的 i.MX7 和 i.MX8 和其它 8 款應(yīng)用處理器平臺(tái)、索尼的新一代的 GPS、Eutelsat Communications 推出的新一代交互式應(yīng)用 SoC 等；22nm FD-SOI 制程的產(chǎn)品又拓展到了汽車電子領(lǐng)域，比如 Dream Chip 推出業(yè)界首款用于汽車計(jì)算機(jī)視覺(jué)應(yīng)用的 ADAS SoC 芯片。

應(yīng)用領(lǐng)域及優(yōu)勢(shì)

SOI晶片的類型以及市場(chǎng)/應(yīng)用

從應(yīng)用領(lǐng)域角度來(lái)看，汽車是2xnm FDSOI技術(shù)的主要應(yīng)用領(lǐng)域，包括雷達(dá)、供電電池等物聯(lián)網(wǎng)設(shè)備。此外，由于移動(dòng)IC應(yīng)用的功耗必須足夠低以最大限度的延長(zhǎng)電池壽命，因此FDSOI技術(shù)也十分適合移動(dòng)IC應(yīng)用。

1，物聯(lián)網(wǎng)、可穿戴市場(chǎng)方面。能夠超低電壓運(yùn)行：FDSOI是一種低功率技術(shù)，允許工作電壓低至0.4V，其中每一步操作能耗都達(dá)到最低。

FBB優(yōu)化電源/性能：得益于其超薄埋氧層（BOX），F(xiàn)DSOI具有反向偏置功能，可以根據(jù)應(yīng)用程序的不同輕松調(diào)整電源/性能。這使得一個(gè)平臺(tái)能夠滿足過(guò)個(gè)應(yīng)用案例。

高效射頻和模擬集成：由于FDSOI是一種平面技術(shù)，相較于3D設(shè)備，所產(chǎn)生的寄生電容要少的多。

2，汽車方面，其高溫環(huán)境泄露情況良好。具備高可靠性：研究表明，相較于標(biāo)準(zhǔn)批量加工技術(shù)，F(xiàn)DSOI能夠?qū)④涘e(cuò)誤率（soft error rate）改善100到1000倍。這對(duì)于汽車和航空航天應(yīng)用尤為重要。

3、網(wǎng)絡(luò)基礎(chǔ)設(shè)施與機(jī)器學(xué)習(xí)，其節(jié)能多核。由于埋氧層薄，通過(guò)正向體偏壓（FBB）使得性能和功率適應(yīng)工作負(fù)載。此外，該技術(shù)內(nèi)存設(shè)備性能優(yōu)異。

4，消費(fèi)類多媒體方面，能夠優(yōu)化SoC集成（混合信號(hào)和射頻）。在所有高溫條件下的節(jié)能SoC。在空閑模式下的漏電流優(yōu)化。

據(jù)美國(guó)商業(yè)戰(zhàn)略公司（IBS）的一篇名為《FinFET and FD-SOI：market and cost analysis》的文章中提到：傳統(tǒng)的半導(dǎo)體工藝，尤其是FinFET技術(shù)，不僅需要大量的資金投入，也需要深入的技術(shù)研究，這些都不是短期內(nèi)能夠彌補(bǔ)的。更不要說(shuō)隨著收購(gòu)愈來(lái)愈難，先進(jìn)的技術(shù)很難真正進(jìn)入國(guó)內(nèi)。FD-SOI工藝讓我們看到了未來(lái)突破的希望。

作為與FinFET技術(shù)幾乎同時(shí)出現(xiàn)的另一種工藝技術(shù)，F(xiàn)D-SOI工藝似乎一直活在FinFET的陰影里。

隨著物聯(lián)網(wǎng)、人工智能、智能駕駛這樣的新應(yīng)用對(duì)半導(dǎo)體提出了全新的挑戰(zhàn)，而FinFET工藝也遇到了瓶頸，尤其是FinFET的制造、研發(fā)成本越來(lái)越高，已經(jīng)遠(yuǎn)遠(yuǎn)不是一般玩家能夠承受的起的了。

作為在工藝成本方面很有研究的專家，Handel Jones 先生指出，在相同的條件下，12nm FD-SOI的工藝要比7nm FinFET工藝在成本上低27%。

在比較理想的情況下進(jìn)行估計(jì)，12nm FD-SOI要比16nm FinFET成本低22.4%，比10nm FinFET低23.4%，比7nm 低27%。

此外，在設(shè)計(jì)成本上，12nm FD-SOI工藝的設(shè)計(jì)成本大概在5000萬(wàn)美元到5500萬(wàn)美元，而16nm FinFET的設(shè)計(jì)成本就已經(jīng)達(dá)到了7200萬(wàn)美元。

據(jù)拓墣產(chǎn)業(yè)研究院的數(shù)據(jù)顯示，在各廠商相繼投入開(kāi)發(fā)資源下，F(xiàn)D-SOI在2018年整體元件市場(chǎng)規(guī)模達(dá)160億美元，預(yù)估2019年整體市場(chǎng)可望達(dá)到270億美元，年增68.6%，后續(xù)成長(zhǎng)態(tài)勢(shì)也將逐年上揚(yáng)。