開發(fā)左移、工具融合，還有工程師調(diào)研報告，2020新思科技開發(fā)者大會熱點速看

進入2020年代，工具融合成為新趨勢，前后端工具的融合（新思科技推出Fusion Compiler），設(shè)計工具和軟件安全的融合，都是值得開發(fā)者關(guān)注的趨勢。

9月8日，2020年新思科技開發(fā)者大會在上海舉行。在這次會議上，新思科技發(fā)布DSO.ai、RTL Architect、3DIC Compiler等多項新技術(shù)，并首次發(fā)布開發(fā)者調(diào)研報告《創(chuàng)芯說》。圍繞芯片開發(fā)從業(yè)者職場現(xiàn)狀與關(guān)心問題，該調(diào)研報告共收集到全國八個集成電路重點城市的2700多名開發(fā)者調(diào)查問卷。

據(jù)新思科技統(tǒng)計，本次以“芯際探索”為主題的開發(fā)者大會，共吸引了超過1000位全球開發(fā)者的參與，通過主題峰會和近40場技術(shù)論壇與60多位行業(yè)專家共同分享前沿科技趨勢，交流芯片開發(fā)及應(yīng)用經(jīng)驗。

在大會主論壇的歡迎致辭中，新思科技總裁兼聯(lián)席首席執(zhí)行官陳志寬簡要回顧了過去三十年集成電路發(fā)展及新思科技開發(fā)者大會的演變歷程。

新思科技總裁兼聯(lián)席首席執(zhí)行官陳志寬

他表示，作為EDA工具廠商，始終要與開發(fā)者密切交流，理解開發(fā)者需求，走在產(chǎn)業(yè)潮流前面。新思開發(fā)者大會的前身新思用戶大會（SNUG）誕生于1990年，當時主流工藝還是1微米制程，新思科技已經(jīng)在開始看亞微米的技術(shù)。從1992年進入IP研究，到規(guī)范SoC設(shè)計方法學，隨著芯片設(shè)計復(fù)雜度大幅提升，新思科技注意到驗證與軟件開發(fā)在芯片整體開發(fā)中越來越重要，設(shè)計、驗證與IP復(fù)用要深度結(jié)合，因此提出研發(fā)左移（Shift Left）的開發(fā)理念，提倡并行開發(fā)，把驗證及軟件開發(fā)工作時間提前（即時間坐標軸上左移），從而確保復(fù)雜SoC工作量大幅提升的背景下，開發(fā)工作還能按時交付。進入2020年代，工具融合成為新趨勢，前后端工具的融合（新思科技推出Fusion Compiler），設(shè)計工具和軟件安全的融合，都是值得開發(fā)者關(guān)注的趨勢。

在主題演講環(huán)節(jié)，新思科技中國董事長兼全球資深副總裁葛群對“創(chuàng)芯說”開發(fā)者調(diào)研結(jié)果進行了解讀。該調(diào)研主要涉及芯片開發(fā)者在工作中常見的工作流程、價值取向、職業(yè)規(guī)劃等問題。

新思科技中國董事長兼全球資深副總裁葛群

在哪些因素決定開發(fā)者留在企業(yè)的問題上，43%的工程師選擇了“接觸新技能、開拓眼界”，26%的開發(fā)者選擇了“配合默契的團隊”，選擇主要看收入的僅有“10%”；在工作中哪一點最難這個問題上，38%的開發(fā)者選擇“產(chǎn)品定義及市場需求把握”選項，19%的開發(fā)者選擇“協(xié)調(diào)各方確保流片成功”，19%的開發(fā)者選擇“確保項目按時完成”；在職業(yè)規(guī)劃上，55%的工程師希望努力鉆研技術(shù)，向資深工程師或技術(shù)專家方向發(fā)展；27%的開發(fā)者則希望自己將來能成為產(chǎn)品經(jīng)理；在工作時長上面，芯片公司普遍存在加班現(xiàn)象，超過80%的開發(fā)者工作時間超過8小時，這或許也是芯片開發(fā)工作量日趨增大的一種體現(xiàn)。

葛群指出，開發(fā)者已充分意識到產(chǎn)品定義的重要性與挑戰(zhàn)，在調(diào)研中有27%的開發(fā)者表示愿意向項目/產(chǎn)品經(jīng)理轉(zhuǎn)型，站在宏觀角度來規(guī)劃芯片產(chǎn)品創(chuàng)新，這彰顯了中國集成電路行業(yè)經(jīng)過30年的發(fā)展，更加成熟、專業(yè)和市場化導(dǎo)向。葛群說：“38%的開發(fā)者認為，處于整個芯片創(chuàng)新流程最前端的產(chǎn)品定義，是他們遇到的最大挑戰(zhàn)。清晰而精準的產(chǎn)品定義是芯片創(chuàng)新項目的成功起點，能夠引領(lǐng)企業(yè)和開發(fā)者及時把握市場動向、找準客戶需求痛點、進而找到解決方案?！?

在大會現(xiàn)場，新思科技首席運營官Sassine Ghazi通過大屏幕遠程介紹了DSO.ai、RTL Architect和3DIC Compiler等多項全新技術(shù)。

新思科技首席運營官Sassine Ghazi

DSO.ai能夠通過AI技術(shù)在芯片設(shè)計的巨大求解空間里搜索優(yōu)化目標，大幅提升芯片設(shè)計團隊整體生產(chǎn)力?！皟H用3天就實現(xiàn)了原本需要一個多月才能完成的芯片設(shè)計工作”，據(jù)Sassine介紹，三星芯片設(shè)計團隊利用DSO.ai技術(shù)大幅加快芯片設(shè)計研發(fā)進度。

RTL Architect是業(yè)界首個物理感知RTL設(shè)計系統(tǒng)，可將芯片設(shè)計周期減半，并提供極佳的交付質(zhì)量，備受Arm和瑞薩電子等客戶贊譽。

此外，3DIC Compiler也是業(yè)界首個為芯片立體封裝提供的統(tǒng)一開發(fā)平臺，開發(fā)者在進行多芯片（die）立體集成開發(fā)時，從架構(gòu)定義到設(shè)計、實現(xiàn)直至簽核（signoff），都可以通過3DIC Compiler工具來進行，利用統(tǒng)一開發(fā)環(huán)境來進行立體集成芯片開發(fā)將能大幅提升協(xié)同設(shè)計效率及質(zhì)量。

而當被問及未來EDA技術(shù)趨勢時，Sassine分享了他的看法：“定制設(shè)計與仿真、硅生命周期管理（Silicon Lifecycle Management）是我最為期待的兩個方向。新思科技近年來在定制設(shè)計與仿真領(lǐng)域投入巨大，之后也將在一些創(chuàng)新方向上取得突破。而硅生命周期管理則是新思科技所關(guān)注的一個全新領(lǐng)域，這一技術(shù)將幫助開發(fā)者管理從SoC層面、硅片層面到應(yīng)用層面的芯片全生命周期?！?