伊始新十年，先進(jìn)IC封裝能不能幫摩爾定律一把？

芯片產(chǎn)業(yè)已經(jīng)意識(shí)到，依循摩爾定律的工藝微縮速度已經(jīng)趨緩，而產(chǎn)業(yè)界似乎不愿意面對芯片設(shè)計(jì)即將發(fā)生的巨變──從工藝到封裝技術(shù)的轉(zhuǎn)變

消費(fèi)類電子產(chǎn)品和移動(dòng)通信設(shè)備的一個(gè)重要趨勢是朝著更緊湊、更便攜的方向發(fā)展。今天的用戶要求更多功能、更高性能、更高速度和更小尺寸的解決方案；而軟件系統(tǒng)和數(shù)以十億計(jì)的聯(lián)網(wǎng)設(shè)備正在迅速形成一個(gè)巨大的物聯(lián)網(wǎng)（IoT）。

所有這些力量都在推動(dòng)半導(dǎo)體公司開發(fā)新的先進(jìn)集成電路（IC）封裝技術(shù)，以便以日益小型化的封裝提供更高的硅集成度。過去十年，新型封裝技術(shù)不斷涌現(xiàn)，如扇出式晶圓級(jí)封裝（FOWLP）、堆疊式IC封裝和復(fù)雜系統(tǒng)級(jí)封裝（system in package，SiP），以及封裝基板、倒裝芯片互連和硅通孔等，技術(shù)進(jìn)步明顯。

所有這些進(jìn)步使得IC封裝密度顯著提高，并為電子產(chǎn)品的研發(fā)打開了新的機(jī)會(huì)。讓我們來看看IC封裝行業(yè)的最新技術(shù)和市場趨勢，以及最先進(jìn)的封裝和解決方案對于開發(fā)尖端產(chǎn)品和保持技術(shù)領(lǐng)先有什么重要意義。

封裝與摩爾定律息息相關(guān)

摩爾定律是一種成功的經(jīng)驗(yàn)預(yù)測，無非是讓IC中晶體管的密度每兩年翻一番。主要由于柵極長度收縮的減緩，晶體管的集成密度在2D處受到了限制，那么，人們就開始用3D繼續(xù)推進(jìn)集成密度。作為3D芯片的堆疊式存儲(chǔ)器就是一個(gè)例子，相同技術(shù)的多層堆疊在一起，進(jìn)一步增加了集成密度。

為什么芯片制造一直在追求先進(jìn)IC封裝？一個(gè)突出目的是為了“超越摩爾定律（Moore than Moore）”。當(dāng)芯片擴(kuò)展在每個(gè)節(jié)點(diǎn)變得越來越困難和昂貴的時(shí)候，工程師們只能將多個(gè)芯片放入先進(jìn)封裝中，作為芯片擴(kuò)展的替代方案。

幾十年來，半導(dǎo)體加工技術(shù)穩(wěn)步地將特征尺寸從幾十微米降到幾納米，有效地使每18個(gè)月組件密度翻了一番。然而，與此同時(shí)，設(shè)計(jì)和制造成本上升，臨界利潤率收窄，許多其他挑戰(zhàn)似乎阻礙了進(jìn)一步的進(jìn)展。此外，單個(gè)芯片中晶體管密度的增加在將芯片連接在一起時(shí)產(chǎn)生了問題，例如限制了I/O引腳數(shù)和芯片到芯片互連的速度。

事實(shí)證明，這些限制在人工智能（AI）邊緣和云系統(tǒng)等需要大量高帶寬內(nèi)存的應(yīng)用中問題尤其明顯。為了解決這些問題并繼續(xù)提高組件密度，行業(yè)開發(fā)了幾種先進(jìn)封裝技術(shù)，將多個(gè)芯片在一個(gè)緊湊、高性能的封裝中互連，而封裝則作為單個(gè)組件在板上運(yùn)行。

市場需要先進(jìn)IC封裝

對于許多應(yīng)用來說，摩爾定律已不再具有成本效益，尤其是對于異構(gòu)函數(shù)的集成?！俺侥枴?，如多芯片模塊（MCM）和SiP已經(jīng)成為將大量邏輯和存儲(chǔ)器、模擬、MEMS等集成到（子）系統(tǒng)解決方案中的替代方案。然而，這些方法過去和現(xiàn)在都是針對特定客戶的，且需要花費(fèi)大量的開發(fā)時(shí)間和成本。

所謂“超越摩爾”指的是功能密度的增加，即將多種技術(shù)集成到一個(gè)復(fù)合器件中。這可能包括芯片和/或封裝的堆疊；使用多種半導(dǎo)體材料和各種電子布線技術(shù)，如球柵陣列（BGA）、硅通孔（TSV）、中間層和引線鍵合。一個(gè)超越摩爾的器件可以通過異構(gòu)集成將來自不同前道制造節(jié)點(diǎn)的邏輯、內(nèi)存、傳感器和天線集成到一個(gè)單獨(dú)的封裝中。

利用先進(jìn)IC封裝“超越摩爾”的方法有很多，這里介紹幾個(gè)主要的技術(shù)。

SiP的普及確保IoT增長

許多人認(rèn)為IoT是第三波技術(shù)浪潮，80年代末90年代初的個(gè)人電腦熱潮是第一波，手機(jī)是第二波。在第三波中，工程師們在前兩次浪潮的經(jīng)驗(yàn)和基礎(chǔ)上，使日常瑣事更加緊密相連。

市場調(diào)研機(jī)構(gòu)Strategy Analytics估算，到2023年，以智能家居為代表的全球IoT市場規(guī)模將達(dá)1570億美元，半導(dǎo)體增量機(jī)會(huì)明顯，封裝技術(shù)將在未來系統(tǒng)開發(fā)中起到推波助瀾的作用。

Amkor Technology高級(jí)產(chǎn)品營銷和業(yè)務(wù)開發(fā)高級(jí)總監(jiān)Vik Chaudhry認(rèn)為，IoT的爆發(fā)推動(dòng)了SiP封裝的普及，使之成為集成IoT解決方案的流行方式，因?yàn)樗鼮橹圃焐烫峁┝藱C(jī)會(huì)，可以非?？焖俚亟M合不同技術(shù)，并通過使用“現(xiàn)成”組件來降低成本。IoT解決方案的尺寸也可以通過集成封裝而減小，從而進(jìn)一步降低成本。

Vik Chaudhry

他解釋說：“IoT封裝要求低成本、良好的功耗（低功耗的硅部分）并支持多種RF標(biāo)準(zhǔn)（如BTLE、Wi-Fi或ZigBee），而且封裝具有良好RF屏蔽。當(dāng)使用傳感器時(shí)，基于腔的解決方案很受歡迎，特別是當(dāng)有感知傳遞要求時(shí)，例如麥克風(fēng)。IoT封裝還必須生產(chǎn)就緒，因?yàn)樯鲜袝r(shí)間的限制，等待新的定制封裝通常是不可行的。最后，不管解決方案是分立的還是集成的，占用空間必須很小?！?

對IoT應(yīng)用來說，SiP是將傳感器、嵌入式處理器和RF連接集成到一個(gè)小尺寸的完美方式，即傳感器融合，而且，這也給制造商提供了一個(gè)很快將不同技術(shù)結(jié)合起來的機(jī)會(huì)，而無需花費(fèi)大量資金購買新的掩模組。除了快速上市外，SiP方法還允許制造商使用現(xiàn)成組件來構(gòu)建解決方案，因?yàn)樗袠?gòu)建塊都已經(jīng)以產(chǎn)品形式存在，所以對工程師來說，重新排列組合就可以輕松獲得天線位置、功耗等方面的最佳性能；還可以利用封裝集成將IoT解決方案的尺寸減少40%。

SiP技術(shù)的優(yōu)勢在于：

融合多種技術(shù)

能夠在一個(gè)封裝中集成多種技術(shù)和組件，例如組合MEMS和CMOS。這種組合對于傳統(tǒng)IC是不可能的。雖然MEMS和CMOS器件有許多相似之處，但也有一些關(guān)鍵區(qū)別。首先是需要一種方法將感知傳遞給MEMS器件，因?yàn)樗鼈儽仨毰c環(huán)境相互作用；其次，MEMS器件的擴(kuò)展方式與CMOS不同工藝的擴(kuò)展方式不同。

采用多種工藝

SiP技術(shù)提供的集成對可穿戴設(shè)備、智能燈或智能家居等應(yīng)用特別有價(jià)值，因?yàn)檫@些產(chǎn)品的空間和尺寸非常重要。從實(shí)際應(yīng)用看，SiP設(shè)計(jì)方案融合了晶圓級(jí)封裝（WLP）、2.5D或3D結(jié)構(gòu)、倒裝芯片（flip-chip）、引線鍵合、封裝體疊層（package-on-package）等工藝；還可以嵌入無源器件、共形屏蔽、濾波器和天線。

典型IoT方案的幾種SiP封裝

融合MEMS傳感器

MEMS傳感器需要與環(huán)境交互以進(jìn)行聲音、光或氣體檢測。使用MEMS封裝通常要從QFN封裝遷移到基于層壓板的封裝。層壓板設(shè)計(jì)可以采用腔基封裝或混合腔封裝，其中封裝的一半是模壓的，另一半是為MEMS器件提供一個(gè)空腔。這種模壓器件更能承受惡劣的環(huán)境。

幾種腔基MEMS封裝

實(shí)現(xiàn)IoT標(biāo)準(zhǔn)化封裝

目前，MEMS、傳感器及IoT器件的封裝設(shè)計(jì)還很零散。設(shè)計(jì)人員希望多個(gè)項(xiàng)目重用相同的封裝，即使這些封裝并不總是與特定應(yīng)用兼容。MEMS、傳感器封裝的標(biāo)準(zhǔn)化將有助于降低成本和加快MEMS的采用，增強(qiáng)制造商將新產(chǎn)品推向市場的信心。

FOWLP實(shí)現(xiàn)極致性能

摩爾定律在工藝技術(shù)上似乎已走到了盡頭，所以先進(jìn)封裝技術(shù)正在接棒，如扇出晶圓級(jí)封裝（FOWLP）就可以提高組件密度和性能，有助于解決芯片I/O限制。不過，成功的關(guān)鍵是從芯片設(shè)計(jì)開始。

現(xiàn)在，F(xiàn)OWLP已經(jīng)在移動(dòng)設(shè)備的批量生產(chǎn)中使用。其封裝過程包括將單個(gè)芯片安裝在稱為重分布層（RDL）的中間層基板上，該層提供芯片之間的互連以及與I/O焊盤的連接，所有這些芯片都封裝在一個(gè)模壓成型中。

所謂扇出封裝，是將連接件扇出到芯片表面，以便實(shí)現(xiàn)更多外部I/O，使用環(huán)氧模壓化合物完全嵌入片芯（die），因此不需要晶圓植球、熔劑、倒裝芯片組裝、清洗、底填料注入和固化等工藝流程。這反過來又消除了中間層，并使異構(gòu)集成的實(shí)現(xiàn)更加簡單。

扇出技術(shù)可以提供比其他封裝類型更多I/O的小尺寸封裝。早在2016年，蘋果就憑借臺(tái)積電（TSMC）的集成扇出（integrated fan-out，InFO）晶圓級(jí)封裝技術(shù)，將其16nm A10應(yīng)用處理器與移動(dòng)DRAM集成到iPhone 7內(nèi)部的一個(gè)封裝中，為應(yīng)用處理器提供更好的熱管理。TSMC的InFO使蘋果實(shí)現(xiàn)了非常薄的封裝體疊層（PoP，Package-on-Package）。

TSMC的InFO技術(shù)

InFO平臺(tái)的再分布層技術(shù)將硅片直接連接到PCB層，而無需另一層基板。臺(tái)積電設(shè)計(jì)的互連通孔（TIV）可以提供支柱，使用混合垂直和水平互連技術(shù)連接不同的硅片或組件。InFO體現(xiàn)了其短垂直和長水平連接之間的連接，加速了信息的傳播。

作為對WLP的改進(jìn)，F(xiàn)OWLP技術(shù)可以提供更多與硅片芯的外部接點(diǎn)。它將芯片嵌入環(huán)氧模壓料中，然后在晶圓表面制造高密度RDL和錫球，形成一個(gè)重組晶圓。

通常，它首先將前道處理過的晶圓切成單獨(dú)的片芯，然后將片芯在載體結(jié)構(gòu)上隔開，其空隙被填滿形成一個(gè)重組晶圓。FOWLP在封裝和應(yīng)用板之間提供了大量的連接。此外，基板基本上比片芯大，因此片芯間距更為寬松。

傳統(tǒng)多片芯封裝與FOWLP

FOWLP有幾種變體，每種都使用稍有不同的制造步驟。FOWLP組件可以使用模壓優(yōu)先（mold-first）流程創(chuàng)建，片芯面朝下或面朝上安裝，或者使用RDL優(yōu)先（RDL-first）組件。

模壓優(yōu)先方法

片芯使用臨時(shí)粘合層或熱釋放層連接到載體上，然后將其模制到封裝中。如果片芯面朝下安裝，接下來的步驟是釋放臨時(shí)層，連接RDL，形成完成封裝的焊球。如果片芯面朝上安裝，則需要一些附加步驟。

首先，單個(gè)片芯I/O連接必須通過在其上添加銅柱來擴(kuò)展，然后再進(jìn)行二次成型。成型后，嵌條的背面必須接地，在連接RDL和形成焊球之前露出支柱。

RDL優(yōu)先方法

RDL使用臨時(shí)釋放層連接載體，而片芯連接到RDL。然后是組裝成型、載體釋放、焊錫球成型。這兩種方法的最后一步都是將組件分開，使這些組件整體形成單獨(dú)的器件。

FOWLP技術(shù)的兩種方法

這些方法具有不同的成本和性能權(quán)衡。在成本方面，模壓優(yōu)先面朝下方法避免了制作銅柱和研磨，因此制造成本較低；最適合低I/O數(shù)的應(yīng)用；但是，存在著片芯移位、晶圓翹曲等問題，限制了在復(fù)雜多芯片封裝中的應(yīng)用。

面朝上的方法減少了這些問題，并在熱管理方面有優(yōu)勢，因?yàn)樾酒趁嫱耆┞?，有利于散熱?

在性能方面，與其他兩種方法相比，面朝下的方法的連接路徑更短。這兩種方法都有銅柱，可以將連接延伸到RDL，同時(shí)在芯片下有一層材料，增加了連接之間的寄生電容，從而影響了其高頻性能。

2.5D到3D IC封裝的關(guān)鍵是TSV

在2.5D封裝中，片芯采用堆疊或并排放置在基于硅通孔（TSV）的中間層頂部。底部的中間層提供芯片之間的連接。2.5D封裝技術(shù)是傳統(tǒng)2D IC封裝技術(shù)的一個(gè)進(jìn)步，它使跡線和空間更加精細(xì)。

2.5D封裝通常用于高端ASIC、FPGA、GPU和內(nèi)存。2008年，Xilinx將其大型FPGA分成了四個(gè)更小、良率更高的芯片，并將這些芯片連接到一個(gè)硅中間層上，從而誕生了2.5D封裝，最終成為流行的高帶寬內(nèi)存（HBM）處理器集成。

TSV連接的功能完整的3D封裝

在3D IC封裝中，邏輯片芯堆疊在一起，通過銅TSV在硅芯片之間實(shí)現(xiàn)垂直互連，并使用有源中間層連接片芯。與通過導(dǎo)電凸點(diǎn)或TSV將元件堆疊在中間層上的2.5D不同，3D IC封裝采用多層硅晶圓并通過TSV將元件堆疊在一起。

TSV是2.5D和3D封裝解決方案中的一項(xiàng)關(guān)鍵技術(shù)，它提供了一種穿過片芯硅晶圓的垂直互連。這種封裝是以晶圓形式制造的，里面填充了銅。TSV是一種穿過芯片整個(gè)厚度或基板延伸的長通孔電氣連接，它創(chuàng)建了從芯片一側(cè)到另一側(cè)的最短路徑。然而，TSV除了自身顯著的電氣特性外，還對其附近的器件和互連的電氣行為產(chǎn)生間接影響。

為了精確地模擬一個(gè)2.5D/3D異構(gòu)系統(tǒng)，設(shè)計(jì)者需要從這些2.5D/3D元素的物理結(jié)構(gòu)中提取精確電參數(shù)的工具，然后將這些參數(shù)輸入行為仿真器。利用完整組件裝配的3D數(shù)字孿生模型，設(shè)計(jì)者可以準(zhǔn)確地提取出2.5D和3D模型中的寄生性，以分析性能和適當(dāng)?shù)膮f(xié)議遵從性。

值得注意的是，2.5D和3D堆疊都會(huì)產(chǎn)生各種偶然的物理應(yīng)力，例如在安裝過程中基板翹曲和碰撞引起的應(yīng)力。設(shè)計(jì)人員必須能夠分析這種芯片封裝交互作用引起的應(yīng)力及其對器件性能的影響。一旦封裝接近完成，需要導(dǎo)出精確的3D封裝熱模型，以便在詳細(xì)的PCB和全系統(tǒng)熱分析中使用，進(jìn)而對系統(tǒng)外殼進(jìn)行最終調(diào)整，并優(yōu)化自然和/或強(qiáng)制冷卻。

3D IC封裝的熱仿真

芯粒為3D IC封裝錦上添花

還有一種使用芯粒（chiplet）的3D IC封裝，是由AMD發(fā)明的，臺(tái)積電、英特爾、華為海思都在研究。它可以實(shí)現(xiàn)CMOS器件與非CMOS器件的異構(gòu)集成，或許有助于讓摩爾定律繼續(xù)下去。這個(gè)想法是將一個(gè)大的SoC分解成更小的芯粒，以提高良率和降低成本，同時(shí)提高客戶的可重用性。芯粒模式允許設(shè)計(jì)人員像搭積木一樣制造芯片，利用各種IP而不考慮它們是在哪個(gè)節(jié)點(diǎn)或用什么技術(shù)制造的；它們可以構(gòu)建在各種材料上，包括硅、玻璃和層壓板。

芯粒有望延續(xù)摩爾定律

下一代IC設(shè)計(jì)人才必須懂封裝

美國喬治亞理工學(xué)院（Georgia Tech）教授、超大規(guī)模集成電路（VLSI）數(shù)字暨混合信號(hào)設(shè)計(jì)專家Arijit Raychowdhury表示，先進(jìn)IC設(shè)計(jì)的新疆域在于封裝。

Arijit Raychowdhury

他說：“封裝是一個(gè)設(shè)計(jì)工程師必須了解的?！毕冗M(jìn)IC設(shè)計(jì)的重點(diǎn)已經(jīng)從工藝技術(shù)轉(zhuǎn)向封裝技術(shù)，但問題在于“業(yè)界對于這種轉(zhuǎn)移將如何進(jìn)展的了解不夠?！彼J(rèn)為臺(tái)積電是一家在這方面表現(xiàn)得比較好的公司。

他指出：“芯片產(chǎn)業(yè)已經(jīng)意識(shí)到，依循摩爾定律的工藝微縮速度已經(jīng)趨緩，而產(chǎn)業(yè)界似乎不愿意面對芯片設(shè)計(jì)即將發(fā)生的巨變──從工藝到封裝技術(shù)的轉(zhuǎn)變。

現(xiàn)在，晶體管微縮已經(jīng)接近極限，但從技術(shù)上來看，也許微縮演進(jìn)的速度不如我們想的那么快。以內(nèi)存制造技術(shù)或后道工藝晶體管技術(shù)為例，他認(rèn)為還會(huì)有很多新的東西出現(xiàn)，產(chǎn)業(yè)界應(yīng)該在這個(gè)特定領(lǐng)域快速行動(dòng)起來，去探討這方面的“黑魔法”。

面對封裝的技術(shù)演進(jìn)和挑戰(zhàn)，你準(zhǔn)備好了嗎？