Siemens EDA：大型SoC開發(fā)離不開硬件仿真工具

傳統(tǒng)軟件仿真工具已經(jīng)無法滿足工程師對仿真時(shí)間效益的需求，必須借助硬件仿真加速技術(shù)特有的高速、高可見性與準(zhǔn)確性等優(yōu)勢，來提升驗(yàn)證效率，排除設(shè)計(jì)缺陷與漏洞，滿足產(chǎn)品開發(fā)時(shí)間要求，并有效控制SoC開發(fā)成本，讓芯片公司在設(shè)計(jì)驗(yàn)證復(fù)雜度指數(shù)型上升的背景下，仍能得心應(yīng)手地應(yīng)對巨型SoC開發(fā)任務(wù)。

半導(dǎo)體工藝向極限演進(jìn)，使得芯片開發(fā)對失敗容忍度越來越低。早年間，一款芯片從A版搞到G版才開賣也不少見，但是現(xiàn)在，如果在先進(jìn)工藝上一版搞不定，大概率就要被市場吊打——小米手機(jī)芯片沉寂據(jù)傳就是因?yàn)轭l繁改版但不能量產(chǎn)導(dǎo)致。先進(jìn)工藝動輒集成十幾億門電路，復(fù)雜SoC（系統(tǒng)芯片）包含成百上千個(gè)功能模塊，讓這么復(fù)雜的系統(tǒng)正常工作需要驗(yàn)證的項(xiàng)目越來越多，驗(yàn)證時(shí)需要覆蓋的應(yīng)用場景越來越多樣，即便芯片設(shè)計(jì)公司不斷增加驗(yàn)證工程師比例，驗(yàn)證工作復(fù)雜度還是持續(xù)上升。當(dāng)前，大型SoC項(xiàng)目數(shù)字工程師設(shè)計(jì)與驗(yàn)證比例通常為1：2，甚至1：3，即需要兩倍或三倍于設(shè)計(jì)人員的人力投入到驗(yàn)證開發(fā)工作中。

但單純堆人力并不能完全應(yīng)對先進(jìn)工藝SoC開發(fā)復(fù)雜度指數(shù)型上升的難題，畢竟芯片驗(yàn)證除錯(cuò)不像軟件上線調(diào)錯(cuò)極其便捷，所改即所得，芯片流片周期無法靠堆人力來縮減，所以對消費(fèi)市場的芯片公司而言，大型SoC最多只有一次改版機(jī)會。所以，驗(yàn)證工程師需要更快速、完備、易調(diào)試的仿真與驗(yàn)證工具，尤其在開發(fā)“左移”（即不等芯片回來提早開始功能驗(yàn)證與軟件開發(fā)）理念下，EDA軟硬件仿真驗(yàn)證工具的重要性日益增加。

尤其是硬件加速仿真工具，根據(jù)ESD聯(lián)盟的數(shù)據(jù)顯示，2018年之前，全球軟件仿真（主要是基于硬件描述語言的RTL仿真工具）的銷售額一直超過硬件仿真工具，2018年趨勢發(fā)生逆轉(zhuǎn)，硬件仿真工具第一次超越軟件仿真工具，并在次年拉大差距。用Siemens EDA全球副總裁兼中國區(qū)總經(jīng)理凌琳的話來解釋就是，傳統(tǒng)軟件仿真工具已經(jīng)無法滿足工程師對仿真時(shí)間效益的需求，必須借助硬件仿真加速技術(shù)特有的高速、高可見性與準(zhǔn)確性等優(yōu)勢，來提升驗(yàn)證效率，排除設(shè)計(jì)缺陷與漏洞，滿足產(chǎn)品開發(fā)時(shí)間要求，并有效控制SoC開發(fā)成本，讓芯片公司在設(shè)計(jì)驗(yàn)證復(fù)雜度指數(shù)型上升的背景下，仍能得心應(yīng)手地應(yīng)對巨型SoC開發(fā)任務(wù)。

更名Siemens EDA

2021年1月1日，被西門子收購的Mentor EDA正式更名為Siemens EDA。在回答探索科技（techsugar）提問時(shí)，凌琳表示，更名意味著一個(gè)新開始，原Mentor的產(chǎn)品線也將更緊密地融入到西門子平臺中。凌琳認(rèn)為，當(dāng)前電子產(chǎn)品開發(fā)日益復(fù)雜，有更多跨領(lǐng)域仿真需求，除了電子、電磁場仿真，很多產(chǎn)品還需要熱分析、機(jī)械仿真甚至流體力學(xué)分析，Siemens EDA原本就在系統(tǒng)設(shè)計(jì)方面有很強(qiáng)的優(yōu)勢，借助西門子平臺其他的方案進(jìn)行聯(lián)合仿真，將更能發(fā)揮協(xié)同效應(yīng)?！白鳛閿?shù)字化工業(yè)軟件龍頭公司，西門子‘武器庫’很豐富，在跨領(lǐng)域協(xié)同仿真方面，Siemens EDA會給客戶帶來不一樣的創(chuàng)新和驗(yàn)證方法。”

凌琳還表示，更名絕不意味著EDA道路終止。事實(shí)上，再過去四年時(shí)間里，西門子收購了很多公司，并入Siemens EDA部門，例如面向汽車電子的Austemper和COMSA、面向機(jī)器學(xué)習(xí)和變化性可感知的Solido、5G端到端測試設(shè)備廠商Sarokal、布局布線工具Avatar，以及芯片生命周期管理工具UltraSoC。“所以我們整個(gè)EDA “武器庫”和產(chǎn)品線的道路并沒有終止，一直在擴(kuò)充?！?

Siemens EDA亞太區(qū)技術(shù)總監(jiān)李立基也做了補(bǔ)充。他表示，隨著單片集成度增速放緩，立體封裝技術(shù)越來越被芯片公司所重視。在3D封裝上，Siemens EDA和西門子其他部門的協(xié)作機(jī)會很多，除了機(jī)械分析與熱分析，西門子不同部門的軟件可以在后臺打通，實(shí)現(xiàn)分析結(jié)果與數(shù)據(jù)庫共享，從而更好地進(jìn)行系統(tǒng)級分析。另一個(gè)例子是數(shù)字孿生（Digital Twins）協(xié)同仿真，以汽車自動駕駛開發(fā)為例，西門子可以利用Siemens EDA的PAVE 360來搭建數(shù)字孿生模型，在自動駕駛芯片和整車尚未生產(chǎn)時(shí)，就搭載出完全虛擬的環(huán)境，來進(jìn)行自動駕駛軟件開發(fā)。

全新Veloce硬件輔助驗(yàn)證系統(tǒng)

在更名之后的第一場媒體會上，Siemens EDA更新了硬件驗(yàn)證仿真加速平臺Veloce。據(jù)凌琳介紹，早在1998年，Mentor公司就推出了硬件加速仿真產(chǎn)品，2002年收購Ikos公司之后，開始提供Veloce系列產(chǎn)品，經(jīng)過多年技術(shù)演進(jìn)之后，Veloce已經(jīng)成為芯片功能與性能驗(yàn)證主流工具平臺之一。

更新的Veloce平臺包括四大工具，即軟件驅(qū)動虛擬驗(yàn)證平臺Veloce HYCON、基于Siemens EDA定制芯片的硬件仿真器Veloce Strato+，以及基于FPGA的企業(yè)級原型驗(yàn)證系統(tǒng)Veloce Primo和桌面原型驗(yàn)證系統(tǒng)Veloce proFPGA。

據(jù)李立基介紹，Veloce HYCON是一個(gè)可配置虛擬平臺，支持基于軟件的芯片設(shè)計(jì)方法，讓硬件開發(fā)不再依賴于軟件，工程師可以利用已有硬件及軟件平臺混合配置，提早進(jìn)行軟件開發(fā)及驗(yàn)證工作，從而實(shí)現(xiàn)“左移”開發(fā)。HYCON是混合配置（Hybrid Configurable）的意思，即軟硬件混合仿真。

硬件仿真器Veloce Strato+采用全定制的Crystal 3+ 芯片，可實(shí)現(xiàn)全網(wǎng)表可見性，仿真的可控性非常強(qiáng)。與前一代Veloce Strato相比，Veloce Strato+容量增加了1.5倍。Strato單機(jī)箱容量是25億門，最多可以把四臺機(jī)箱串聯(lián)起來使用，所以Strato最大容量為100億門。Strato+單機(jī)容量達(dá)到37.5億門，四臺機(jī)器聯(lián)合起來可達(dá)150億門。

“我相信，這是當(dāng)前行業(yè)中能支持的最大容量，Strato+的功耗也比前代有所降低?！崩盍⒒榻B，AMD的第二代和第三代EPYC就采用了Veloce Strato與Veloce Strato+平臺加速開發(fā)。

企業(yè)級FPGA原型驗(yàn)證系統(tǒng)Veloce Primo一般放在數(shù)據(jù)中心，支持多用戶共享使用，設(shè)計(jì)容量最高可達(dá)320個(gè)FPGA，實(shí)現(xiàn)120億門容量，性能支持從7MHz到70+MHz。全球第一大芯片IP公司Arm已經(jīng)采用Veloce Primo進(jìn)行開發(fā)。proFPGA則是個(gè)人系統(tǒng)，一般放在實(shí)驗(yàn)室或與工程師個(gè)人電腦相連，支持容量為4000萬門到8億門。

李立基強(qiáng)調(diào)，Veloce FPGA原型驗(yàn)證系統(tǒng)和Strato/Strato+硬件加速器的開發(fā)方法一致，設(shè)計(jì)文件在兩個(gè)平臺間可無縫使用。他說：“把一個(gè)設(shè)計(jì)從Strato搬到Primo或proFPGA上時(shí)，RTL不需要修改。”

三大優(yōu)勢

李立基表示，過去幾年中，Veloce平臺一直在擴(kuò)充容量，擴(kuò)展功能，四個(gè)產(chǎn)品Veloce HYCON、Veloce Strato+、Veloce Primo、Veloce proFPGA更新完成后，硬件輔助驗(yàn)證平臺技術(shù)已經(jīng)非常完整，后續(xù)發(fā)展也有很清晰的路線圖，一句話來概括就是“一應(yīng)俱全”。

當(dāng)前市場上，硬件仿真平臺產(chǎn)品不少，Veloce平臺優(yōu)勢何在？對此，凌琳總結(jié)為三點(diǎn)，首先，Veloce平臺虛擬化解決方案非常出色，能有效幫助客戶實(shí)現(xiàn)開發(fā)“左移”，大幅縮短設(shè)計(jì)驗(yàn)證等開發(fā)時(shí)間以滿足產(chǎn)品上市要求；其次，Veloce平臺支持容量最高，如果采用最高配置，開發(fā)者可實(shí)現(xiàn)一次性完成150億門電路驗(yàn)證，能滿足現(xiàn)階段絕大多數(shù)芯片的全系統(tǒng)仿真要求；第三，Siemens EDA為Veloce平臺開發(fā)了大量應(yīng)用軟件，將開發(fā)者在設(shè)計(jì)驗(yàn)證中的很多工作都轉(zhuǎn)換成一鍵式任務(wù)，進(jìn)一步提升了開發(fā)效率。

市場研究機(jī)構(gòu)IBS的一份數(shù)據(jù)顯示，采用16納米或更先進(jìn)工藝開發(fā)的芯片，成本至少要一億美元以上，7納米或5納米，通常需要數(shù)億美元。即便只是一億美元，平均每日成本都要在27萬美元以上，開發(fā)進(jìn)度加快一天，至少節(jié)省百萬元人民幣，對大型SoC芯片公司而言，硬件仿真工具的投入產(chǎn)出比會越來越高。