將 FET 用于電壓控制電路的指南，第 2 部分

之前我們研究了 FET 壓控電阻器、基本壓控電阻器電路以及平衡或推挽壓控電阻器 (VCR) 電路。接下來，我們來看看帶反饋的 N 溝道 JFET 衰減器電路(圖 8)。

圖 8 反饋電阻器 R3 和 R4 可減少失真。

如果我們回頭參考第 1 部分中的圖 2，對于沒有反饋電阻器的壓控電阻器，我們會(huì)看到，當(dāng) VDS > 0 伏時(shí)，電阻高于 VDS 時(shí)的電阻值。

直觀地說，如果 VDS > 0 伏或圖 8中的正值，則 VDS(Q1 漏極和源極兩端的電壓)正電壓的一部分通過 R3 添加到柵極電壓。當(dāng)與 VR1 的滑塊電壓結(jié)合使用時(shí)，這使得柵極的負(fù)值較小，這意味著當(dāng) VDS > 0 伏時(shí)，漏極到源極的電阻會(huì)下降。

因此，VDS > 0 V 時(shí)的電阻和 VDS

請注意，當(dāng) R3 = R4 時(shí)，R3 和 R4 提供返回柵極的 VDS 電壓的一半。讓我們看看為什么這有利于消除失真。

我們希望消除與 ( V DS /V P ) ( V DS /V P )相關(guān)的項(xiàng)，以便當(dāng)我們求 I d 對 V的導(dǎo)數(shù)時(shí)， 電導(dǎo) (g ds ) 只是V GS 的函數(shù)ds。對于線性電導(dǎo)，我們?nèi)匀恍枰O電流方程中的 V ds 項(xiàng)，該項(xiàng)乘以常數(shù)或與控制電壓相關(guān)的因子。

設(shè)V gs = Vc + k V ds ，其中 Vc 為控制電壓，0

2k = 1

k = 1/2

對于反饋電阻R3和R4

k = 1/2 = R 4/( R 3 + R 4)

這意味著反饋系數(shù)k = 1/2 時(shí) R3 = R4。

其中V gs = Vc + kV ds

k = 1/2

k = 0.5

Vgs = Vc + 0.5 Vds

圖 9 顯示了帶有反饋電阻以降低失真的 P 溝道 JFET 版本。

圖 9 示例 P 溝道壓控電阻電路，帶有反饋電阻網(wǎng)絡(luò) R3 和 R4，以降低失真。

如果您注意到圖 8 和圖 9中的情況，反饋電阻網(wǎng)絡(luò)使用高電阻值，以允許 FET(例如圖 8 和圖 9中的 Q1 和 Q2 )漏源電阻在與 R2 形成分壓器時(shí)占主導(dǎo)地位。

例如，如果 R3 和 R4 = 22KΩ，則將有一個(gè)大約 44KΩ 的電阻器與 R5 和 FET 的漏源電阻并聯(lián)。這個(gè) 2KΩ 電阻將“消除”FET 的一些 R ds 效應(yīng)。當(dāng) FET 處于截止?fàn)顟B(tài)(例如，電阻無窮大)且 R2 = 47KΩ 時(shí)，這將不允許輸入信號 Vin 基本上無衰減地通過。

使用反饋網(wǎng)絡(luò)來減少失真也可以應(yīng)用于增強(qiáng)型 MOSFET(圖 10)。

圖 10 帶有反饋網(wǎng)絡(luò)以減少失真的 N 溝道 MOSFET 壓控衰減器電路。

如附錄A所示，反饋網(wǎng)絡(luò)R3和R4應(yīng)該是相等的電阻，以消除增強(qiáng)器件的失真。然而，在某些情況下，使用緩沖放大器可以更好地減少失真(例如，圖 14)。

P 溝道版本如圖 11所示。

圖 11 具有失真降低網(wǎng)絡(luò) R3 和 R4 的 P 溝道 MOSFET 壓控衰減器。

改進(jìn)失真減少電路

圖 8、9、10 和 11 具有反饋電阻網(wǎng)絡(luò) R3 和 R4，以降低失真。以這種方式減少失真有一些缺點(diǎn)：

1) 僅使用非常大阻值的電阻器R3和R4，這限制了衰減范圍。

2) 電阻網(wǎng)絡(luò)連接到控制電壓，該控制電壓將通過 R3 和 R4 將輕微的直流電壓或控制偏置電壓泄漏到漏極端子。

3) 電阻網(wǎng)絡(luò) R3 和 R4 將柵極的控制電壓范圍減半。如果 FET 具有高夾斷電壓(例如 – 10 伏)，則需要 – 20 伏控制電壓。

為了改進(jìn)上面的 #1 和 #2，圖 12、13、14 和 15 顯示，通過利用電壓跟隨器 U1A，可以將緩沖的漏極到源極電壓反饋回柵極。

圖 12 通過 U1A 的緩沖反饋方法，可減少通過 R3 和 R4 網(wǎng)絡(luò)到達(dá) N 溝道 FET 柵極的失真。

可以降低 R3 和 R4 的電阻值，而不會(huì)限制衰減范圍。

請注意，沒有添加任何其他部件。我們僅使用現(xiàn)有的輸出緩沖放大器 U1A?？梢钥闯觯娮杵?R3 和 R4 不再將任何 DC 偏置或控制電壓添加回 FET 的漏極端子。更重要的是，R3 和 R4 的串聯(lián)電阻不再與 R5 和 FET 的漏源電壓控制電阻并聯(lián)。

另外，R3 和 R4 可以是較低值的電阻器，以便控制電壓可以在較高頻率下運(yùn)行，而不必?fù)?dān)心 FET 的柵源電容會(huì)降低頻率響應(yīng)。

同樣，圖 13 顯示了 P 溝道 JFET 示例，圖 14 和 15 顯示了 MOSFET 版本。

圖 13 P 溝道 JFET 壓控電阻器，具有通過緩沖放大器 U1A 減少失真的網(wǎng)絡(luò)。

無論信號是否被緩沖，通過反饋電阻網(wǎng)絡(luò) R3 和 R4 減少失真通常效果良好。然而，至少在 MOSFET 的一個(gè)示例中，改進(jìn)緩沖器比將 R3 連接在漏極和柵極上更能降低失真(圖 14)。

圖 14 通過緩沖放大器 U1A 減少失真的 N 溝道 MOSFET 版本。

對于 N 溝道 MOSFET(例如 SD5000 DMOS 器件)，使用緩沖放大器 U1A(或等效放大器)比將 R3 連接到漏極和柵極以及將 R4 連接到控制電壓和柵極更好地減少失真。 有關(guān) P 溝道示例，請參見圖 15 。

圖 15 P 溝道 MOSFET 衰減器電路，通過帶有 R3 和 R4 的電壓跟隨器 U1A 減少失真。

在圖12、13、14和15中，失真減小并且反饋電阻器R3與FET的漏極隔離。然而，我們應(yīng)該觀察到進(jìn)入 FET 柵極的控制電壓 Vcont 衰減了 50%。

我們可以使用求和放大器將整個(gè)控制電壓傳輸?shù)綎艠O，如圖16 和 17所示。這樣我們就不需要兩倍的控制電壓。

圖 16 由 U1B 和 U3A 組成的求和放大器電路可以避免進(jìn)入 Q1A 柵極的控制電壓衰減。

為了提供從漏極返回柵極的失真減少反饋，緩沖放大器 U1A 將漏極電壓耦合到 R2。由于 U1B 的反饋電阻器 R4 (10KΩ) 是 R2 (20KΩ) 電阻的一半，因此 U1B 引腳 7 處的增益為 – 0.5。單位增益反相放大器電路通過 R5、R6 和 U3A 反轉(zhuǎn)引腳 7 U1B 的相位，以便將來自 Q1A 漏極的電壓的一半發(fā)送到其柵極?？刂齐妷和ㄟ^VR1無衰減地發(fā)送至Q1A的柵極。這是通過包括 U1B 和 U3A 的求和放大器電路完成的。圖16 顯示了一個(gè) N 溝道 JFET Q1A，其中控制電壓從 0V 變化到 –V。如果將 N 溝道 JFET 更改為 P 溝道 JFET，則控制電壓將從 0 V 變化到 + V。電阻器 R7 可為 FET 的柵極提供一些保護(hù)，以防電源啟動(dòng)條件導(dǎo)致正向偏置柵極到源極結(jié)。

圖 17 通過 U1B 和 U3A 求和放大器可以無衰減地傳輸來自 VR1 的控制電壓。

同樣，對于圖 17中的 N 溝道 MOSFET ，我們將一半的漏極信號電壓通過 U1B 和 U3A 傳輸回柵極。 R2 和 R4 在 U1B 引腳 7 處形成 50% 反相增益放大器。單位增益反相放大器 U3 與 R5 和 R6 反轉(zhuǎn) U1B 引腳 7 的相位，使得 50% 的漏極信號電壓耦合到 U2A 的柵極。 VR1 通過單位增益放大器(包括具有 R3 和 R4 的 U1B 以及具有 R5 和 R6 的 U3A)傳輸其完全控制電壓 U2A 的柵極。

對于 N 溝道 MOSFET，控制電壓的變化范圍為 0 V 至 +V;對于 P 溝道器件，控制電壓的變化范圍為 0 V 至 – V。