基于CSMC工藝的零延時(shí)緩沖器的PLL設(shè)計(jì)

　1 引言

　　本文在傳統(tǒng)鎖相環(huán)結(jié)構(gòu)的基礎(chǔ)上進(jìn)行改進(jìn)，設(shè)計(jì)了一款用于多路輸出時(shí)鐘緩沖器中的鎖相環(huán)，其主 要結(jié)構(gòu)包括分頻器、鑒頻鑒相器(PFD)、電荷泵、環(huán)路濾波器和壓控振蕩器(VCO)。在鑒相器前采用預(yù) 分頻結(jié)構(gòu)減小時(shí)鐘信號(hào)在傳輸過(guò)程中受雜散分布的電容電感的影響，避免產(chǎn)生信號(hào)畸變、漂移等嚴(yán)重影 響電路隨時(shí)鐘精確工作的現(xiàn)象。PFD 比較兩個(gè)分頻器的信號(hào)，產(chǎn)生誤差信號(hào)對(duì)電荷泵進(jìn)行充放電，電荷 泵產(chǎn)生的模擬信號(hào)經(jīng)過(guò)環(huán)路濾波器后調(diào)節(jié)VCO 頻率。VCO 輸出后的分頻器的分頻系數(shù)與預(yù)分頻系數(shù)相 等，目的是使輸出與輸入的時(shí)鐘信號(hào)頻率相同，起到緩沖而不是分頻的效果。鎖定后實(shí)現(xiàn)輸入與輸出信 號(hào)零延遲。

　　2 電路結(jié)構(gòu)

　　2.1 鑒頻鑒相器(PFD)

　　PFD 產(chǎn)生關(guān)于頻率和相位誤差的信號(hào)，其脈沖寬度與相位誤差成比例的變化，傳輸給電荷泵及環(huán)路 濾波器引起壓控振蕩器控制電壓的變化，進(jìn)而改變振蕩頻率。電路工作的進(jìn)程如圖2 所示，這是一個(gè)下降沿比較的結(jié)構(gòu)，由兩個(gè)基本RS 觸發(fā)器和兩個(gè)帶復(fù)位端的RS 觸發(fā)器組成。這種鑒相器不僅可以對(duì)相位 進(jìn)行比較，也可以對(duì)頻率進(jìn)行比較，鎖存結(jié)構(gòu)記憶了前一次的輸入信號(hào)狀態(tài)，從而決定了下一次的輸出 狀態(tài)。

　　從復(fù)位信號(hào)有效開(kāi)始考慮，以參考時(shí)鐘超前為例，in1 的下降沿首先使A 由高變低,接下來(lái)的in2 下降 沿也使B 由高變低，四輸入與非門的四個(gè)輸入端都為高，復(fù)位信號(hào)RN 變低(有效)，使A 和B 在很短 的時(shí)間內(nèi)變高 。下一個(gè)周期重復(fù)前一個(gè)步驟。反向器的作用是為了消除進(jìn)入電荷泵的信號(hào)上的毛刺。另 外由于復(fù)位信號(hào)是由四輸入與非門產(chǎn)生的，其本身的延時(shí)足以使復(fù)位脈沖有一定的寬度，減小鑒相死區(qū)， 又不至于太寬出現(xiàn)錯(cuò)誤的輸出波形。

　　2.2 電荷泵(CP)

　　電荷泵設(shè)計(jì)的關(guān)鍵是降低抖動(dòng)和電流失配引起的毛刺以及在開(kāi)關(guān)瞬間的電荷轉(zhuǎn)移。調(diào)節(jié)電荷泵的尺 寸使匹配電流、增益、電容參數(shù)得到優(yōu)化。本文的電荷泵結(jié)構(gòu)簡(jiǎn)單，如圖2 所示，由M1"M4 組成連個(gè) 共源共柵結(jié)構(gòu)的恒定電流源，高的輸出阻抗使其接近理想的電流源，輸出電阻近似為(gm2+gmb2)ro2r01 或者 (gm3+gmb3)ro3r04。UP 和DN 信號(hào)經(jīng)過(guò)反向器作為電荷泵的充放電開(kāi)關(guān)，v1"v4 是由基準(zhǔn)電路產(chǎn)生的固定 電平，使電流源工作在飽和區(qū)，關(guān)系滿足v2>v1>v3>v4。當(dāng)UP 為低DN 為高時(shí)，上半部分電路導(dǎo)通， 通過(guò)反向器內(nèi)部的電源對(duì)電容充電;反之，則下半部分導(dǎo)通，Vctrl 通過(guò)M3、M4 及反向器內(nèi)部對(duì)地放電; 另外，由于開(kāi)關(guān)不與輸出直接相連，幾乎不受電荷注入的影響，同時(shí)四個(gè)管子在工作都處于飽和狀態(tài)可 以消除電荷分享效應(yīng)。在鎖定情況下，PFD 產(chǎn)生同樣寬的基本脈沖UP 和DN，使電荷泵的灌電流和源 電流相等，這樣輸出的凈電流為0 ，保持VCO 的控制電壓不變。

　　由于電荷泵是個(gè)對(duì)電流匹配程度要求極高結(jié)構(gòu)，因此在設(shè)計(jì)尺寸方面，要增大電流源的溝道長(zhǎng)度， 以減小溝道長(zhǎng)度調(diào)制效應(yīng)的影響，這種結(jié)構(gòu)下電荷泵電流失配率僅為2.18%。

　　2.3 壓控振蕩器(VCO)

　　VCO 由五級(jí)差分延時(shí)單元構(gòu)成的環(huán)行振蕩器。環(huán)行振蕩器對(duì)VCO 性能起著決定性的作用，它的關(guān)鍵 性能指標(biāo)包括線性度、相位噪聲和抖動(dòng)，因此設(shè)計(jì)從這三個(gè)方面考慮進(jìn)行優(yōu)化。 本文的延時(shí)單元是在傳統(tǒng)的差分結(jié)構(gòu)上改進(jìn)而來(lái)的，改進(jìn)后的結(jié)構(gòu)如圖3 所示。

　　通過(guò)改變延時(shí)單元的 控制電壓來(lái)改變每個(gè)單元的延時(shí)，調(diào)節(jié)頻率的變化，電流源的偏置電壓bias 是控制電壓Vctrl 經(jīng)過(guò)偏置電 路產(chǎn)生的,兩者滿足一定的函數(shù)關(guān)系，它們共同變化使VCO 的輸出電壓擺幅隨頻率變化的幅度不至于過(guò) 大，同時(shí)很好的保證了頻率與控制電壓的線性關(guān)系。

　　延時(shí)單元選用采用差分結(jié)構(gòu)是因?yàn)樗休^好的噪聲抑制作用，消除了噪聲耦合中一次項(xiàng)分量，大大減小了電源噪聲的影響，N 阱也對(duì)P 襯底的噪聲進(jìn)行了隔離;選用PMOS 差分對(duì)是考慮到PMOS 管比 NMOS 管有較小的1/f 噪聲和較小的噪聲跨導(dǎo)，對(duì)同樣的噪聲電壓，跨導(dǎo)小的PMOS 管的輸出和噪聲電 流小，引起的相位噪聲小。由其上邊的電流源偏置，對(duì)稱負(fù)載是由二極管連接的NMOS 和同樣尺寸的 NMOS 電流源并聯(lián)組成的。

　　NMSO 電流源有兩個(gè)作用：其一是通過(guò)減小電流而不是減小其寬長(zhǎng)比來(lái)降低 負(fù)載器件的跨導(dǎo)gm,從而在一定程度上提高增益;其二是通過(guò)Vctrl 來(lái)改變有效的線性負(fù)載，調(diào)節(jié)輸出擺幅。 對(duì)源端耦合的差分結(jié)構(gòu)來(lái)說(shuō)，差分輸入對(duì)的襯底通常有兩種接法：一是接到源端，消除襯偏效應(yīng)，但 這種接法使源端到地的電容很大，增加抖動(dòng)：另一種接法是接到最高電位上，這樣節(jié)點(diǎn)電容將減小，但 由于襯偏效應(yīng)使閾值電壓增大，且隨共模輸入電壓而變。因此本文根據(jù)實(shí)際需要，將襯底接到如圖3 中 虛線所示的襯底偏置產(chǎn)生電路上，近似于左邊差分結(jié)構(gòu)的一半，使輸入對(duì)管的襯底電壓較源極略高，在 減小源極節(jié)點(diǎn)電容的同時(shí)，又不至于使閾值電壓太大。節(jié)點(diǎn)電容的減小也有效降低了VCO 的抖動(dòng)，改 進(jìn)后的結(jié)構(gòu)周對(duì)周抖動(dòng)減小。閾值電壓隨控制電壓的變化而變化，從而調(diào)節(jié)振蕩幅度和頻率。另外，體 效應(yīng)還使振蕩器起振所需的控制電壓減小。至此環(huán)行振蕩器的三個(gè)主要性能都得到了優(yōu)化。

　　3 仿真結(jié)果與版圖

　　本設(shè)計(jì)采用 CSMC 公司的0.5μm 的CMOS 模型進(jìn)行了仿真，主要使用Hspice 進(jìn)行仿真，50MHz 下 的仿真結(jié)果表明，在VDD/2 時(shí)輸入與輸出延時(shí)為0，可實(shí)現(xiàn)緩沖器的零延時(shí)作用，控制電壓Vctrl 的變化過(guò)程如圖4a 所示，從圖中可以看出鎖定時(shí)間為0.31ms,功耗為4.8mV。

　　圖4b 為壓控振蕩器的頻率隨控 制電壓變化的曲線，由圖中可以看出在工作頻率內(nèi)呈現(xiàn)很好的線性關(guān)系，這主要是由VCO 的結(jié)構(gòu)決定 的。增益為83.3MHz/V，有資料表明，與高增益結(jié)構(gòu)相比，較低的VCO 增益會(huì)使由耦合噪聲抖動(dòng)大大減小。 圖5 為該PLL 的版圖，整個(gè)版圖面積為1.2μm×1.7μm,版圖設(shè)計(jì)使用的是Cadence Virtuoso 工具，在 設(shè)計(jì)中注意完全對(duì)稱規(guī)則，抑制共模噪聲。

　　另外，整個(gè)芯片包括許多數(shù)字控制電路，為了抑制其引入襯 底噪聲采用隔離環(huán)進(jìn)行隔離，并將數(shù)字電路與模擬電路盡量遠(yuǎn)離，實(shí)現(xiàn)電源、襯底和地的很好的隔離。

　　結(jié)論：本文采用CSMC 0.5um 工藝設(shè)計(jì)了一款用于零延時(shí)緩沖器的PLL，仿真結(jié)果表明，在負(fù)載電 容為15pF 時(shí)的周對(duì)周抖動(dòng)為45ps，在滿足各項(xiàng)要求的同時(shí)實(shí)現(xiàn)了時(shí)鐘所要求的低抖動(dòng)性能。完全滿足 零延遲時(shí)鐘緩沖器的要求，本設(shè)計(jì)產(chǎn)品已通過(guò)J750 的測(cè)試，證明符合應(yīng)用要求。

　　本文的創(chuàng)新點(diǎn)在于采用了共源共柵結(jié)構(gòu)的電流源提供充放電點(diǎn)流，增大輸出阻抗，當(dāng)控制電壓有微 小變化時(shí)不會(huì)引起點(diǎn)流發(fā)生大的變化，因此這種結(jié)構(gòu)能提供更好的匹配點(diǎn)流。另外，壓控振蕩器兩個(gè)輸 入對(duì)管的襯底接法也是本文的創(chuàng)新點(diǎn)，能有效的抑制襯底噪聲。