當(dāng)前位置:首頁 > 模擬 > 模擬
[導(dǎo)讀]隨著數(shù)字化視頻技術(shù)在視頻電話、視頻會議、DVD以及高清晰度數(shù)字電視等方面的應(yīng)用,視頻壓縮標(biāo)準(zhǔn)也隨之不斷發(fā)展。ITU-T制定的H.26x系列和ISO/IEC制定的MPEG-x系列,是視頻領(lǐng)域中兩大獨立的主流視頻壓縮標(biāo)準(zhǔn)。2003年,

隨著數(shù)字化視頻技術(shù)在視頻電話、視頻會議、DVD以及高清晰度數(shù)字電視等方面的應(yīng)用,視頻壓縮標(biāo)準(zhǔn)也隨之不斷發(fā)展。ITU-T制定的H.26x系列和ISO/IEC制定的MPEG-x系列,是視頻領(lǐng)域中兩大獨立的主流視頻壓縮標(biāo)準(zhǔn)。2003年,這些組織又聯(lián)合推出新的視頻壓縮標(biāo)準(zhǔn)H.264/MPEG-4 -10AVC,簡稱H.264/AVC。H.264/AVC采用一系列新的壓縮方法[1],可獲得更好的壓縮效果,其壓縮率達到以往標(biāo)準(zhǔn)的1.5~2倍[2]。因此,基于這一標(biāo)準(zhǔn)的相關(guān)研究和硬件實現(xiàn)具有重要的意義。視頻壓縮硬件實現(xiàn)的關(guān)鍵是編解碼模塊,其中尤以編碼模塊最為核心。本文主要研究編碼模塊中的4×4整數(shù)變換量化核,提出硬件實現(xiàn)的優(yōu)化方法,并采用Verilog HDL語言進行硬件設(shè)計和綜合。

1 4×4整數(shù)變換量化核的原理

在以前的視頻編碼標(biāo)準(zhǔn)如MPEG-2和H.263中,對于預(yù)測的殘差數(shù)據(jù)都是采用8×8離散余弦變換(DCT)[1]作為變換的基本運算操作;而在H.264/AVC編碼標(biāo)準(zhǔn)中,則采用類似DCT變換形式的基于4×4 像素塊的整數(shù)變換。由于變換塊的尺寸縮小,運動物體的劃分更精確,而且運動物體邊緣處的銜接誤差大為減小。

對于整數(shù)變換方式,4×4像素塊的變換公式[3]為:
  
式中,(CXCT)是二維變換核,Ef是縮放因子矩陣,符號表示CXCT矩陣里的每個元素和Ef矩陣中相同位置的元素相乘,a=1/2,b=。為了更有效地壓縮數(shù)據(jù),需要利用量化的方法對變換后的數(shù)據(jù)進行有損壓縮。同時,由于整數(shù)變換需要利用矩陣行向量的歸一化因子進行系數(shù)縮放處理,為降低變換的運算量,在H.264/AVC標(biāo)準(zhǔn)中將變換的系數(shù)縮放并進行量化運算處理,避免了復(fù)雜的實數(shù)運算和除法運算,更有利于硬件的實現(xiàn)。
對于量化方式,正向量化運算可由如下公式[3]實現(xiàn):
  
式中, Zij為量化后的系數(shù);Wij為變換矩陣W=CXCT中的元素;MF=·2q,PF稱為縮放系數(shù),根據(jù)元素在陣列塊中的不同位置,其取值如表1所示,Qstep為量化步長,由0至51共52個量化參數(shù)QP決定,QP增加1, Qstep增加12.5%; q=15+QP/6,QP/6取整數(shù);對于幀內(nèi)宏塊f取2q/3,幀間宏塊f取2q/6。需要指出的是,MF的值可根據(jù)PF和QP的取值經(jīng)簡單計算得到,并可形成表格,通過查表方式便可實現(xiàn)硬件運算,并有效地提高了運算速度。


2 4×4整數(shù)變換量化核的優(yōu)化設(shè)計

  為進一步提高硬件運算速度,減少硬件開銷,設(shè)計中采用了如下優(yōu)化方法:

(1)在求取變換陣W=CXCT時,根據(jù)變換的對稱性,將X的列變換(矩陣左乘)與行變換(矩陣右乘)分開實現(xiàn),把二維變換分割為兩次一維變換,并采用快速堞形算法[4]來實現(xiàn)。一維變換的快速算法實現(xiàn)如圖1所示,其中的列變換可用如下算式表示:
  
對于每列變換,需要進行8次加法和2次移位運算,而行變換則可根據(jù)矩陣轉(zhuǎn)置的性質(zhì)ABT=(BAT)T,將經(jīng)過列變換后的結(jié)果矩陣先進行轉(zhuǎn)置,再采用相同的變換形式運算。這樣對4×4點數(shù)據(jù)做一次變換,只需通過8×8次加法和2×8次移位運算便可完成。

(2)針對不同運算的位寬需要,設(shè)計專用的加法器和乘法器。本文對整數(shù)變換中的加法器采用三級流水線加法器,實現(xiàn)9位加法,每級流水線完成三位超前進位加法,將邏輯延遲限制在三位加法器之內(nèi)。圖2給出了9位加法器的流水線實現(xiàn)框圖。選用EPF10K10LC84-3作為適配器件,經(jīng)過Synplify Pro 7.3綜合,結(jié)果表明這種加法器具有較優(yōu)的最高工作頻率和硬件開銷。如表2所示, 常規(guī)加法器的最高工作頻率為37.0MHz,消耗資源卻為28LC,而經(jīng)過優(yōu)化的三級流水線加法器在消耗資源增加不多的情況下,其最高工作頻率相比常規(guī)加法器提高了257%,達到94.5MHz。

在量化過程中,對于給定的量化參數(shù)QP, MF只有三種取值,因此乘法實現(xiàn)可以采用無符號數(shù)乘法運算,乘法結(jié)構(gòu)則采用16×14位加法樹乘法器。這樣,在提高運算速度的同時節(jié)約了芯片面積。

(3)對于f的計算,在不影響運算精度的情況下本文采用近似處理。為了避免除法運算,將f的計算式變形,即:
f=2q/3=(215/3)×2m≈[(215+1)/3]×2m≈10923×2m
式中, m取值為0~8,具體由相應(yīng)的QP給出。由于f在完成加法運算后其結(jié)果還需左移q位,所以計算精度不會受影響。這樣,對f的計算只需進行移位操作。

3 4×4整數(shù)變換量化核硬件實現(xiàn)

基于上述算法原理及其設(shè)計,本文首先對4×4整數(shù)變換量化模塊進行C語言編程,驗證了該模塊所采用算法的正確性。然后采用Verilog HDL語言描述4×4整數(shù)變換和量化核(幀內(nèi)模式)的硬件功能,并通過仿真軟件Modelsim SE 5.7進行功能仿真,驗證了該模塊輸出結(jié)果與設(shè)計要求相一致。最后采用Synplify Pro7.3綜合工具,并以Altera公司的Stratix系列FPGA作為主要目標(biāo)適配器件進行綜合。

  4×4整數(shù)變換量化核的二大子模塊的綜合結(jié)果如表3所示,表中同時給出經(jīng)本文優(yōu)化設(shè)計前后的綜合結(jié)果作為對比??梢?,經(jīng)本文采用的三種優(yōu)化設(shè)計處理后,在硬件開銷改變不大情況下,變換子模塊的最高工作頻率達到59.4MHz,是未優(yōu)化前的1.73倍,而量化子模塊的最高工作頻率達到55.8MHz,是未優(yōu)化前的1.82倍。4×4整數(shù)變換量化核的最高工作頻率取各子模塊的最低頻率,這樣其優(yōu)化后的最高工作頻率是55.8MHz,相比優(yōu)化前的30.7MHz提高了82%。

本文對H.264/AVC協(xié)議中的4×4整數(shù)變換量化核從算法原理到硬件實現(xiàn)進行了分析和設(shè)計。采用自頂向下的Verilog HDL設(shè)計流程,實現(xiàn)了4×4整數(shù)變換量化核硬件功能的優(yōu)化設(shè)計,模塊的最高工作頻率提高了82%,為H.264/AVC視頻編碼標(biāo)準(zhǔn)的硬件實現(xiàn)提供了參考。

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險,如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學(xué)會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(shù)(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉