Δ-Σ ADC噪聲與數(shù)據(jù)速率的關(guān)系

本文是對 Δ－Σ ADC 內(nèi)部工作原理進(jìn)行簡要概述的最后一部分。您已經(jīng)了解了調(diào)制器在某個(gè)特定時(shí)間和頻率域中如何工作，以及如何在高頻中形成轉(zhuǎn)換量化噪聲。該調(diào)制器實(shí)施了一個(gè)過采樣系統(tǒng)，該采樣系統(tǒng)擁有一個(gè)積分器和負(fù)反饋。另外，您還閱讀了解了一些與數(shù)字/抽取濾波器內(nèi)部工作原理相關(guān)的信息。這種濾波器降低了調(diào)制器數(shù)字 1 位流中的高頻噪聲，同時(shí)將數(shù)字化的輸入信號以低數(shù)據(jù)速率傳輸至轉(zhuǎn)換器輸出。這兩種模塊的組合便得到了一款高精度 ADC（請參見參考書目 1、參考書目 2 以及參考書目 3）。

　　不管使用何種轉(zhuǎn)換器，實(shí)際精度都與 ADC 傳輸?shù)奈粩?shù)相等。當(dāng)涉及信號噪聲時(shí)，“有效精度”就是對模數(shù)轉(zhuǎn)換有用位的描述。有效精度等于 ADC 的有效位數(shù)。調(diào)制器 FS（采樣速率）和 FD（輸出數(shù)據(jù)速率）的比決定了抽取或過采樣，比率，其會直接影響有效精度。抽取比的范圍介于 4～32,768 之間，其與每個(gè)數(shù)據(jù)輸出調(diào)制器采樣的數(shù)目相等。

　　請看下面圖 1 中的頻譜。假設(shè)輸出數(shù)據(jù)速率為調(diào)制器采樣頻率的一小部分（請參見圖 1a），0～FD 的輸入頻率均在輸出信號頻帶中。由于噪聲水平較低，因此有效精度較高。FD 的更高頻率不但增加了轉(zhuǎn)換器的輸出數(shù)據(jù)速率，而且還降低了有效精度。雖然調(diào)制器的大部分噪聲都出現(xiàn)在更高頻率中，但是您獲得的有效精度仍然較低（請參見圖 1b）。圖 1c 就顯示了一個(gè)關(guān)于抽取比與采樣 ADC 有效精度之間關(guān)系的例子。

　　在不改變有效精度的條件下，提高輸出數(shù)據(jù)速率的一種方法就是提高調(diào)制器的采樣速率。您可以通過提高 Δ－Σ ADC 的主時(shí)鐘速率來提高這一速率。使用恒定抽取比后，采樣速率和功耗同時(shí)升高。此外，大多數(shù)轉(zhuǎn)換器都擁有采樣速率的實(shí)際極限，超過這一極限后其將無法正常地工作。抽取比和有效精度之間存在著緊密的聯(lián)系。保持采樣速率恒定不變并保持較低的數(shù)據(jù)速率，能夠讓您獲得較高的轉(zhuǎn)換器輸出有效精度。